DIALOG(R)File 352:Derwent WPI (c) 2003 Thomson Derwent. All rts. reserv.

013746419 **!mage available** WPI Acc No: 2001-230648/200124

XRPX Acc No: N01-164382

Liquid crystal display device has preset number of common signal lines connected to each digital driver, each connected to specific number of switch blocks having predetermined number of selecting switches

Patent Assignee: FUJITSU LTD (FUIT)

Number of Countries: 003 Number of Patents: 003

Patent Family:

Patent No Kind Date Applicat No Kind Date Week
JP 2001034237 A 20010209 JP 99206822 A 19990721 200124 B
KR 2001015404 A 20010226 KR 200042026 A 20000721 200156
TW 494371 A 20020711 TW 2000114540 A 20000720 200328

Priority Applications (No Type Date): JP 99206822 A 19990721

Patent Details:

Patent No Kind Lan Pg Main IPC Filing Notes

JP 2001034237 A 33 G09G-003/36 KR 2001015404 A G02F-001/133 TW 494371 A G09G-003/18 Abstract (Basic): JP 2001034237 A

NOVELTY - The liquid crystal display device has data driver (52) connected to display matrix (54), which has N' numbers of digital drivers. Each digital driver is connected to K' number of common signal lines (56). Each common signal line is connected to n' number of switch blocks having m' number of selecting switches (60).

USE - Liquid crystal display device.

ADVANTAGE - Cost and size of liquid crystal display device is reduced. High quality liquid crystal display is reliably obtained. DESCRIPTION OF DRAWING(S) - The figure shows the entire block

diagram of liquid crystal display device.

Data driver (52) Display matrix (54)

Common signal line (56)

Selection switches (60)

pp; 33 DwgNo 5/32

Title Terms: LIQUID; CRYSTAL; DISPLAY; DEVICE; PRESET; NUMBER; COMMON;

SIGNAL: LINE: CONNECT: DIGITAL: DRIVE: CONNECT: SPECIFIC: NUMBER: SWITCH;

BLOCK; PREDETERMINED; NUMBER; SELECT; SWITCH

Derwent Class: P81; P85; T04

International Patent Class (Main): G02F-001/133; G09G-003/18; G09G-003/36

International Patent Class (Additional): G09G-003/20

File Segment: EPI; EngPI

DIALOG(R) File 347: JAPIO (c) 2003 JPO & JAPIO. All rts. reserv.

06806753 **!mage available**
LIQUID CRYSTAL DISPLAY DEVICE

PUB. NO.: 2001-034237 [JP 2001034237 A]

PUBLISHED: February 09, 2001 (20010209)

INVENTOR(s): CHO KOYU

TAKAHARA KAZUHIRO

APPLICANT(s): FUJITSU LTD

APPL. NO.: 11-206822 [JP 99206822] FILED: July 21, 1999 (19990721)

INTL CLASS: G09G-003/36; G02F-001/133; G09G-003/20

ABSTRACT

PROBLEM TO BE SOLVED: To provide a liquid crystal display device which is small in size, low in cost and high in display quality.

SOLUTION: A data driver 52 provided in a device 50 has N digital drivers, N*k sets of common signal lines and N*k*n sets of switch blocks which internally include prescribed number of selection switches. One horizontal scanning interval of the device 50 is equally divided into n timing blocks. For example, in a first timing block within one horizontal scanning interval, switch blocks A11 to Ak1, B11 to Bk1, and N1 to Nk1, i.e., total of N*k switch blocks are selected and display signals are supplied to the pixel cells in a display matrix 54 through selection switches 60 in the selected switch blocks.

COPYRIGHT: (C) 2001, JPO

(11)特許出願公開番号 特開2001-34237

(P2001-34237A)

(43)公開日 平成13年2月9日(2001.2.9)

(51) Int. Cl.	7	識別記号	FΙ				テーマコート・	(参考)
G09G	3/36		G09G	3/36			2Н093	
G02F	1/133	505	G02F	1/133	505		5C006	
G09G	3/20	623	G09G	3/20	623	В	5C080	

審査請求 未請求 請求項の数3 OL (全33頁)

(21)出願番号	特願平11-206822	(71)出願人 000005223
		富士通株式会社
(22)出願日	平成11年7月21日(1999.7.21)	神奈川県川崎市中原区上小田中4丁目1番
		1号
		(72)発明者 張 宏勇
		神奈川県川崎市中原区上小田中4丁目1番
		1号 富士通株式会社内
		(72)発明者 高原 和博
		神奈川県川崎市中原区上小田中4丁目1番
		1号 富士通株式会社内
		(74)代理人 100070150
		弁理士 伊東 忠彦
		最終頁に続く


(54) 【発明の名称】液晶表示装置

(57)【要約】

【課題】本発明は、小型化、低コスト化及び高品質な液晶表示等が可能な液晶表示装置を提供することを目的とする。

【解決手段】本発明による液晶表示装置 50 が備えるデータドライバ 52 は、N個のデジタルドライバと、N×k組の共通信号線と、内部に所定数の選択スイッチを含むN×k×n組のスイッチプロックを有する。液晶表示装置 50 の1 水平走査期間 T h は、タイミングプロック B L 1 ~B L n によって n 等分されている。 そして、例えば、1 水平走査期間 T h 内の最初のタイミングプロック B L 1 では、スイッチプロック A 1 1 ~ A k 1、スイッチプロック B 1 1 ~ B k 1 及びスイッチプロック N 1 1 ~ N k 1 等の合計 N×k 個のスイッチプロックが選択され、選択されたスイッチプロック内の選択スイッチ 6 0 を介して表示マトリクス 5 4 内の画素セルに表示信号 V s が供給される。

本発明の基本構成を説明するための図



【特許請求の範囲】

【請求項1】 表示マトリクス内において、ゲートドラ イバから供給された走査信号により活性化された画素セ ルにデータドライバから表示信号を与えて液晶表示を行 う液晶表示装置であって、

前記データドライバは、N個のデジタルドライバと、前 記デジタルドライバ毎にk組ずつ接続された共通信号線 と、前記共通信号線毎にn組ずつ設けられ、各組内に前 記共通信号線の本数mと等しい数の選択スイッチを含む スイッチプロックとを有することを特徴とする液晶表示 10 装置。

【請求項2】 請求項1記載の液晶表示装置であって、 1水平走査期間はn回のタイミング期間からなり、各タ イミング期間において、各共通信号線に設けられたn組 のスイッチプロックのうちの何れか1組のスイッチプロ ックが制御信号によって順次選択され、

前記デジタルドライバは、選択されたスイッチブロック 内の選択スイッチに接続された前記画素セルに表示信号 を供給することを特徴とする液晶表示装置。

【請求項3】 請求項1又は2記載の液晶表示装置であ 20 って、

前記データドライバは、第1~第3階層を有し、前記デ ジタルドライバは、前記第1階層内において一列に配列 されており、前記共通信号線は、前記第2階層内におい て一列に配列されており、前記スイッチプロックは、前 記第3階層内において一列に配列されていることを特徴 とする液晶表示装置。

【発明の詳細な説明】

[0001]

り、特に、大型で高詳細な液晶表示を行い得る、周辺回 路一体型の液晶表示装置に関する。近年、液晶表示装置 に対する大型高詳細化及び小型詳細化の要請に伴い、周 辺回路と液晶表示表示部を一体化できるp-SiTFT (poly-Silicone Thin FilmTransistor)を用いた液晶表 示装置が注目されている。

[0002]

【従来の技術】複数のプロックに分割された液晶表示領 域に対して、1プロックずつ順次表示信号の書き込みが 行われる液晶表示装置がある。以下、このような駆動方 40 式を単純プロック順次方式と称す。図1は、単純プロッ ク順次方式で駆動される液晶表示装置の一例である液晶 表示装置10の構成図である。

【0003】図1に示すように、液晶表示装置10は、 デジタルドライバLSI12、共通信号線D1~Dn、 アナログスイッチ14、プロック制御線BL、ゲートド ライバ16、表示マトリクス18等を備えている。デジ タルドライバLSI12、共通信号線D1~Dn、アナ ログスイッチ14等は、データドライバ19を構成して いる。

【0004】表示マトリクス18は、N個のプロックB 1~BNに分割されており、各プロックには、マトリク ス状に走査線20と信号線22が配列されている。そし て、走査線20と信号線22の各交点には、画素セル2 4が設けられている。複数のアナログスイッチ14は、 各プロックB1~BN毎にn個ずつ配置されている。ア ナログスイッチ14と共通信号線D1~Dnは、引き出 し線31を介して接続されている。各アナログスイッチ 14には、また、ブロック制御線BLが接続されてい る。アナログスイッチ14は、ブロック制御線BLを介 してプロック制御信号BL1~BLNが与えられるとオ ン状態となる。

【0005】デジタルドライバLSI12は、図示しな い外部のデータ供給装置から供給されるデジタル信号に 基づき表示信号Vsを生成する。そして、デジタルドラ イバLSI12は、共通信号線D1~Dnを介して時分 割で各プロックB1~BNに表示信号Vsを供給する。 液晶表示装置10の駆動時には、ゲートドライバ16か ら与えられる走査信号 Vgにより列毎に画素セル24が 順次活性化される。液晶表示装置10における1水平走 査期間Thは、N回のプロック制御期間Tbからなる。 第1のプロック制御期間Tbでは、プロック制御信号B L1によりプロックB1内の信号線22に接続されたn 個のアナログスイッチ14がオン状態とされ、次の第2 のブロック制御期間Tbでは、ブロック制御信号BL2 によってブロックB1の隣のブロックB2内の信号線2 2に接続されたn個のアナログスイッチ14がオン状態 とされる。また、1水平走査期間Thにおける第Nの

(最後の)プロック制御期間Tbでは、プロック制御信 【発明の属する技術分野】本発明は、液晶表示装置に係 30 号BLNによりブロックBN内の信号線22に接続され た n 個のアナログスイッチ14がオン状態とされる。そ して、デジタルドライバLSI12により生成された表 示信号 V s が、オン状態のアナログスイッチ14を介し て活性化された画素セル24内に入力することで液晶表 示が行なわれる。

> 【0006】図2は、液晶表示装置10が備えるデータ ドライバ19及び表示マトリクス18の構成を説明する ためのプロック図である。ここでは、図1の構成におい て、n=384、N=10の場合、すなわち、表示マト リクス18が10プロックに分割されており、その水平 画素数が384×10=3840ビットである場合の構 成例を示す。

【0007】図2に示すように、データドライバ19 は、デジタルドライバLSI12、共通信号線D1~D 384、アナログスイッチ14等を含む。デジタルドラ イバLSI12の出力数は384ビットであり、それぞ れ384本の共通信号線D1~D384のうち、対応す る1本に接続されている。アナログスイッチ14は、各 ブロックB1~B10用に384個ずつ設けられてい

50 る。共通信号線D1~D384は、それぞれブロックB

1~B10内において対応する1個のアナログスイッチ 14に接続されている。

[0008]

【発明が解決しようとする課題】一般に、液晶表示領域の大型化に伴って1水平走査期間T hは短くなる。例えば、画素数が640×3(RGB)×480のVGAでは1水平走査期間T hは約34.6 μ sであり、画素数が2048×3×1536のQXGAでは1水平走査期間T hは約10.8 μ sである。

【0009】上記の液晶表示装置10では、1プロック 10 当たりの信号書き込み時間、すなわちプロック制御期間 Tbは、1水平走査期間Th/プロック数Nで決定されるので、液晶表示領域の大型化に伴って1水平走査期間 Thが減少すると、プロック制御期間Tbも減少してしまう。一方、ブロック制御期間Tbを十分に確保するために、液晶表示装置10の各プロック幅(ビット数)を 大きくしてプロック数Nを低減させると、以下のような 問題が生じる。

【0010】先ず、図1に示すように、液晶表示装置1 0では、1ブロック当たりのデータ幅(ビット数)は共 20 通信号線D1~Dnの本数nと等しいので、データ幅を 大きくすることにより共通信号線D1~Dnの本数も増 え、その配線幅が拡大する。この結果、液晶表示装置1 0のパネル額縁面積が広くなってしまう。例えば、1水 平画素数が3072ビット、1水平走査期間Thが約2 2μ sのXGAパネルを、それぞれが384ビットのデ ータ幅を有する8つのプロックで構成すると、プロック 制御期間Tbは2. $0 \mu s$ 以上となる。2. $0 \mu s$ のプ ロック制御期間Tbを、1水平画素数が6144ビッ ト、1水平走査期間Thが約11μsのQXGAパネル 30 で実現するには、それぞれが1536ビットのデータ幅 を有する4ブロック構成とする必要がある。この場合、 配線ピッチを16μmとすると、XGAパネルの共通信 号線D1~D384の配線幅は、16 μm×384ビッ ト=6.14mmとなるのに対して、QXGAパネルの 共通信号線D1~D1536の配線幅は、16μm×1 536ビット=24.6mmとなり、非常に大きくな

【0011】また、液晶表示装置10に外付けのデジタルドライバLSI12が使用される場合、共通信号線D 401~Dnの幅の拡大に伴ってデジタルドライバLSI12の出力数が大きくなるので、非常に高価なデジタルドライバLSI12が必要になり、製造工程における歩留りも低下してしまう。また、データ幅を広くすることによって、図1に示す共通信号線D1~Dnと引き出し線31との交差点が増えるため、共通信号線D1~Dnの容量性負荷が大きくなり、その結果、時定数も大きくなってしまう。例えば、QXGAパネルでは、1本の共通信号線が6144箇所以上の交差点を有することがある。この場合、1交差点当たりの容量性負荷値を4fF 50

とすると全容量は約25pFにも達する。

【0012】更に、図1に示すように、液晶表示装置10では共通信号線D1~Dnの長さが表示マトリクス18の横幅とほぼ等しい。このため、表示マトリクス18の大型化に伴って共通信号線D1~Dnが長くなり、その抵抗値の増大によっても時定数が増大してしまうという問題があった。本発明は、上記の点に鑑みてなされたものであり、小型化、低コスト化及び高品質な液晶表示等が可能な液晶表示装置を提供することを目的とする。

[0013]

【課題を解決するための手段】上記の目的は、請求項1に記載する如く、表示マトリクス内において、ゲートドライバから供給された走査信号により活性化された画素セルにデータドライバから表示信号を与えて液晶表示を行う液晶表示装置であって、前記データドライバは、N個のデジタルドライバと、前記デジタルドライバ毎にk組ずつ接続された共通信号線と、前記共通信号線毎にn組ずつ設けられ、各組内に前記共通信号線の本数mと等しい数の選択スイッチを含むスイッチブロックとを有する液晶表示装置により達成される。

【0014】このような液晶表示装置では、各デジタルドライバに k 組の共通信号線が接続されているので、各共通信号線内の本数mは、従来例の液晶表示装置に比して1/kでよい。このため、各共通信号線の配線幅もほぼ1/kにすることができる。これは、液晶表示装置のパネル額縁面積の縮小を可能にする。また、本発明の液晶表示装置では、各共通信号線の本数mが従来例の液晶表示装置に比して1/kになるため、共通信号線を選択スイッチに接続するための引き出し線と共通信号線との交差数も1/kになる。このため、各共通信号線の交差点容量が減少する。

【0015】また、本発明によれば、データドライバ内に出力数の少ない複数のデジタルドライバを配設する構成とすることによってデジタルドライバの単価を下げることも可能となる。上記の液晶表示装置は、請求項2に記載する如く、1水平走査期間はn回のタイミング期間からなり、各タイミング期間において、各共通信号線に設けられたn組のスイッチブロックのうちの何れか1組のスイッチブロックが制御信号によって順次選択され、前記デジタルドライバは、選択されたスイッチブロック内の選択スイッチに接続された前記画素セルに表示信号

【0016】このような液晶表示装置では、各タイミング期間において、各共通信号線に係る複数のスイッチブロックが選択されるので、共通信号線の配線幅を広くしてその容量性負荷と抵抗性負荷を増大させることなく、全体として広いデータ幅で表示信号を書き込むことができる。データ幅と信号書き込み時間は、デジタルドライバの数Nを増やすことで更に拡大可能である。

を供給する構成としてもよい。

【0017】上記のデータドライバは、請求項3に記載

する如く、第1~第3階層を有し、前記デジタルドライ バは、前記第1階層内において一列に配列されており、 前記共通信号線は、前記第2階層内において一列に配列 されており、前記スイッチプロックは、前記第3階層内 において一列に配列された構成としてもよい。データド ライバが備えるk組の共通信号線の水平方向の長さを従 来例に比して1/kにして一列に配列した場合、各共通 信号線の配線抵抗が1/kに減少する。本発明の液晶表 示装置では、従来例に比して各共通信号線の交差点容量 と配線抵抗値とが減少するので、そのRC時定数も大幅 10 に減少する。従って、本発明によれば、時定数が改善さ れることにより、液晶表示の画質の向上が実現する。

【0018】上記のデジタルドライバは、請求項4に記 載する如く、TAB実装されたLSIチップであり、前 記スイッチプロックに前記制御信号を供給するためのn 本のスイッチプロック制御線を備えた構成としてもよ い。また、前記ゲートドライバに対して最も近くに設け られたデジタルドライバは、請求項5に記載する如く、 前記ゲートドライバに制御信号を供給するためのゲート ドライバ制御線を備えた構成にしてもよい。

【0019】上記のデジタルドライバは、請求項6に記 載する如く、COG又はCOF実装されたLSIチップ としてもよい。また、上記のデジタルドライバは、請求 項7に記載する如く、p-SiTFTにより前記表示マ トリクスと一体形成されたパネル内蔵型回路としてもよ い。デジタルドライバを回路規模の小型化の容易なp-SiTFTを用いたパネル内蔵型回路とした場合、消費 電力の低減化が可能となる。また、デジタルドライバを 構成するTFT数も少なくなるため、製造工程における 歩留りが向上する。更に、本発明によれば、デジタルド 30 ライバの出力端子ピッチを拡大することができる。

【0020】上記のデータドライバは、請求項8に記載 する如く、更に、p-SiTFTにより前記表示マトリ クスと一体形成され、前記スイッチプロックに所定のタ イミングで制御信号を与えるプロック選択回路を有する 構成としてもよい。上記の選択スイッチは、請求項9に 記載する如く、Nチャネルトランジスタを用いたNMO S型と、Pチャネルトランジスタを用いたPMOS型 と、N及びPチャネルトランジスタを用いたCMOS型 のうちの何れかの型のアナログスイッチとしてもよい。 【0021】本発明の液晶表示装置が備える表示マトリ クスにおける水平画素セル数は、請求項10に記載する 如く、整数200、240、256、300、384の うちの何れかの整数倍としてもよい。上記のデータドラ イバは、請求項11に記載する如く、前記表示マトリク スを間に対向して2つ設けられており、該2つのデータ ドライバは、前記表示マトリクス内において互いに異な る領域の画素セルに表示信号を供給する構成としてもよ 41

2に記載する如く、前記表示マトリクスを間に対向して 2つ設けられており、一方のデータドライバは、前記表 示マトリクス内において奇数列に配列された信号線に接 続された画素セルに表示信号を供給し、他方のデータド ライバは、前記表示マトリクス内において偶数列に配設 された信号線に接続された画素セルに表示信号を供給す る構成としてもよい。

【0023】上記のゲートドライバは、請求項13に記 載する如く、前記表示マトリクスを間に対向して2つ設 けられており、該2つのゲートドライバは、前記表示マ トリクス内において互いに異なる画素セルに走査信号を 供給する構成としてもよい。また、本発明の液晶表示装 置は、請求項14に記載する如く、前記表示マトリクス 内に配列された信号線の欠陥を修復するリペア回路を備 えた構成としてもよい。

【0024】また、本発明の液晶表示装置は、請求項1 5に記載する如く、マルチドメイン垂直配向方式の液晶 表示を行うようにしてもよい。更に、本発明の液晶表示 装置は、請求項16に記載する如く、IPS方式の液晶 20 表示を行うようにしてもよい。

[0025]

【発明の実施の形態】本発明の原理は、データドライバ 内にN個のデジタルドライバと、N×k組の共通信号線 と、内部に所定数の選択スイッチを含むN×k×n組の スイッチプロックとを配設し、各共通信号線に設けられ たn組のスイッチブロックの中から所定のタイミングで 順次選択されるスイッチブロック内の選択スイッチを介 してデジタルドライバから画素セルに表示信号を供給す る点にある。

【0026】先ず、図3、図4及び表1を用いて、本発 明の基本構成を説明する。図3は、本発明の基本構成を 説明するための図である。図3に示すように、本発明が 適用された液晶表示装置50は、データドライバ52 と、表示マトリクス54等を備えている。データドライ バ52は、第1階層DBと第2階層CBと第3階層SB の3つの階層を含む階層構造とされている。

【0027】ここで、N、k、nを整数とすると、第1 階層DBには、N個のデジタルドライバIC(以下、ド ライバと称す) A、B、・・・が設けられており、第2 階層CBには、N×k組の共通信号線A1、A2、・・ ・が設けられており、第3階層SBには、N×k×n組 のスイッチプロックA11、A12、・・・が設けられ ている。

【0028】ドライバA、B、・・・は、外部の図示し ない制御回路から供給されるラッチ信号しによって制御 される。また、ドライバA、B、・・・には、それぞれ のデータ入力端子a、b、・・・を介して外部の図示し ないデータ供給装置から液晶表示用のデータが供給され る。第1階層DB内のN個のドライバA、B、・・・

【0022】また、上記のデータドライバは、請求項1 50 は、それぞれ第2階層CB内の対応するk組の共通信号

線A1、A2、・・・に接続されている。例えば、ドラ イバAは、共通信号線A1~Akに接続されており、ド ライバBは、共通信号線B1~Bkに接続されている。 また、N×k組の共通信号線A1、A2、・・・は、そ れぞれ第3階層SB内の対応するn組のスイッチプロッ クA11、A12、・・・に接続されている。例えば、 共通信号線A1は、スイッチプロックA11~A1nに 接続されており、共通信号線A2は、スイッチプロック A21~A2nに接続されており、共通信号線Akは、 スイッチブロックAk1~Aknに接続されている。 【0029】なお、スイッチプロックA11、A12、 ・・・は、後述するようにそれぞれ所定数の選択スイッ チ60で構成されている。また、選択スイッチ60は、 それぞれ表示マトリクス54内の信号線56に接続され ている。表示マトリクス54は、スイッチプロックA1 1、A12、・・・に対応してN×k×n個のプロック に分割されている。

【0030】図4は、液晶表示装置50のドライバBに 係る構成を示す図である。図4に示すように、ドライバ Bは、共通信号線B1~Bkに接続されており、所定の 20 タイミングで共通信号線B1~Bkに表示信号Vsを供 給する。共通信号線B1~Bkは、それぞれm本の信号 線D1~Dmで構成されている。また、各スイッチブロ ックB11、B12、・・・、Bknは、それぞれ共通 信号線B1~Bkを構成する信号線D1~Dmの本数m と同数の選択スイッチ60を備えている。各選択スイッ チ60は、対応する共通信号線B1~Bk内の信号線D 1~Dmのうち、何れか1本に引き出し線61を介して 接続されている。例えば、スイッチプロックB11~B 1 n内の選択スイッチ60は、共通信号線B1内の信号 30 線D1~Dmの何れか1本に接続されており、スイッチ プロックB21~B2n内の選択スイッチ60は、共通

信号線B2内の信号線D1~Dmの何れか1本に接続さ れている。また、同一のスイッチプロックB11、B1 2、・・・、Bkn内の選択スイッチ60は、互いに異 なる信号線D1~Dmに接続されている。

【0031】選択スイッチ60は、更に、n本の制御線 (スイッチプロック制御線) BLの何れか1本に接続さ れており、制御線BLを介して外部の制御回路から与え られる制御信号BL1~BLnによってオン・オフ制御 される。例えば、スイッチプロックB11、B21、・ 10 ・・、Bk1内の選択スイッチ60は、制御信号BL1 により制御され、スイッチプロックB12、B22、・ ・、Bk2内の選択スイッチ60は、制御信号BL2 により制御され、スイッチプロックBln、Bln、・ ・・、Bkn内の選択スイッチ60は、制御信号BLn により制御される。

【0032】表示マトリクス54は、複数の走査線62 と、選択スイッチ60と同数のN×k×n×m本の信号 線56を備えている。各走査線62には図示しないゲー トドライバが接続されており、各信号線56には対応す る選択スイッチ60が接続されている。また、走査線6 2と信号線56との各交点には、画素セル64が配設さ れている。画素セル64は、ハイレベルの走査信号Vg が供給されることによって列単位で順次活性化される。 【0033】なお、液晶表示装置50が備えるドライバ B以外のドライバに係る構成も図4に示すものと同様で あり、その説明を省略する。続いて、図3、図4及び表 1を用いて、液晶表示装置50の動作を説明する。表1

は、液晶表示装置50の1水平走査期間Thにおけるス

イッチプロックの制御タイミングを示す。

[0034]

【表1】

	物理70+1		(Ď	3)		(D)	3)			N (DI	3)
(TB	יויסליוי	A 1 (CB)	t	В	[~] (C	3 k 3)	•••	N	NI~Nk (CB)	
	BLI	All (SB)		Aki (SB)	B I 1 (SB)		Bki (SB)		NII (SB)		Nk1 (SB)
水 平	BL2	A12		Ak 2	812		Bk2		Bt 2		Nk 2
走查	BLS	A 1 8		Ak3	B13	-	Bks		B 1 3		Nk3
劇面	:	ï	į	i	i	:	i		i	:	·
m	Bla-2	A 1 n-2		A k n-2	B 1 a-2		B k 11-2		N 1 n-2		Nkm-2
	BLm-1	A 1 n-1		Akn-1	B 1 1-1		Bkn-1		N I n-1		Nk 1-1
	Bln	Aln		Akn	Bln		Bkn		Nin		Nkn

(5)

【0035】液晶表示装置50では、1水平走査期間T hの間に制御信号BL1~BLnが順次供給されること によって、対応するスイッチプロックA11、A12、

・・・内の選択スイッチ60がオン状態とされる。以 下、説明の便宜上、制御信号BL1~BLnが供給され 50 ているタイミング期間を、それぞれタイミングプロック

10

BL1~BLnとする。すなわち、1水平走査期間Thは、タイミングブロックBL1~BLnによってn等分されている。

【0036】表1に示すように、1水平走査期間Th内の最初のタイミングプロックBL1では、スイッチプロックA11~Ak1、スイッチプロックB11~Bk1及びスイッチプロックN11~Nk1等の合計 $N\times$ k個のスイッチプロックが選択され、選択されたスイッチプロック内の選択スイッチ60が制御信号BL1によりオンとされる。

【0037】タイミングプロックBL1に続くタイミングプロックBL2では、スイッチプロックA12~Ak2、スイッチプロックB12~Bk2及びスイッチプロックN12~Nk2等の合計N×k個のスイッチプロックが選択され、選択されたスイッチプロック内の選択スイッチ60が制御信号BL2によりオンとされる。このような制御が繰り返されて最後のタイミングプロックBLnにおいて、スイッチプロックA1n~Akn、B1n~Bkn、・・・、N1n~Nknが選択され、その内部の選択スイッチ60がオンとされると、1水平走査20期間Thが終了となる。各タイミングプロックBL1~BLnにおいて、表示信号VsがドライバA、B、・・・から選択スイッチ60を介して活性化された画素セル64に順次供給されることで液晶表示が行われる。

【0038】以上のように、本発明では、データドライバ52が階層構造を有し、各タイミングブロックBL1~BLnにおいて、複数(N×k組)のスイッチブロックA11、A12、・・・が選択される。そして、N×k組のスイッチブロックA11、A12、・・・が選択されるタイミングブロックがn回繰り返されることによ30って1水平走査期間Th内に、合計N×k×n組の全てのスイッチブロックが選択される。以下、このような駆動方式を階層型ブロック順次方式と称す。

【0039】なお、走査信号Vg、制御信号BL1~BLn、及び、表示信号Vsの転送による遅延等を考慮して、走査信号Vgや表示信号Vs等は、液晶表示装置50が高品位の画質を実現するように最適なタイミングで供給されるものとする。上述の如く、液晶表示装置50では、各ドライバA、B、・・・にk組の共通信号線A1、A2、・・・が接続されているので、各共通信号線 40A1、A2、・・・内の信号線本数mが図1、2に示す従来例の液晶表示装置10に比して1/kになる。このため、各共通信号線A1、A2、・・・の配線幅もほぼ1/kになる。

置50内のドライバA、B、・・・は、それぞれk組の 共通信号線A1、A2、・・・を有するため、図1と図 4の比較により明らかなように、共通信号線A1、A2、・・・の水平方向の長さが従来例に比して1/kに なる。このため、共通信号線A1、A2、・・・の配線 抵抗も減少する。

【0041】このように液晶表示装置 50では、従来例に比して、各共通信号線A1、A2、・・の交差点容量と配線抵抗値とが減少するので、そのR C時定数も大幅に減少する。従って、本発明によれば、時定数が改善されることにより、液晶表示の画質の向上が実現する。また、各タイミングブロックBL1~BLnでは、各共通信号線A1、A2、・・・の配線を広くしてその容量性負荷と抵抗性負荷を増大させることなく、全体として広いデータ幅で表示信号 V s を書き込むことができる。データ幅と信号書き込み時間は、ドライバA、B、・・・の数N を増やすことで更に拡大可能である。

【0042】更に、本発明によれば、データドライバ52内に出力数の少ない複数のドライバA、B、・・・を配設する構成とすることによってドライバA、B、・・・の単価を下げることも可能となる。次に、図5~図10及び表2を用いて、本発明の第1実施例であるXGA型の液晶表示装置100について説明する。

【0043】図5は、液晶表示装置100の全体構成図である。図5に示すように、液晶表示装置100は、データドライバ102、ゲートドライバ104、表示マトリクス106等を備えている。液晶表示装置100は、図3に示した液晶表示装置50において、N=1、k=2、n=8、m=192とした場合の実施例である。すなわち、データドライバ102は、出力数が384ビットのドライバA、192ビットの共通信号線A1、A2、16組のスイッチブロックA11~A18、A21~A28を備えている。また、表示マトリクス106は、3072ビット×768ビットのマトリクス状に配列された画素セル114を含む。

【0044】図6は、液晶表示装置100が備えるデータドライバ102の構成図である。図6に示すように、データドライバ102は、第1階層DBにおいてドライバAを有し、第2階層CBにおいて、それぞれ192本のD1~D192、D193~D384を含む共通信号線A1、A2を有し、第3階層SBにおいて16組のスイッチブロックA11~A18、A21~A28を有する。スイッチブロックA11~A18、A21~A28は、それぞれ例えば、NチャネルトランジスタとPチャネルトランジスタを用いたCMOS型のアナログスイッチ、は表により2個ずつ含む。すなわち、データドライバ102は、16×192=3072個のアナログスイッチ108を備えている。なお、アナ

ログスイッチ108は、CMOS型に限らずNMOS型 又はPMOS型のものでもよい。

【0045】ドライバAの384ビットの出力端は、それぞれ192ビット分ずつ共通信号線A1、A2に接続されている。また、共通信号線A1内の信号線D1~D192は、それぞれスイッチプロックA11~A18内の対応するアナログスイッチ108に接続されており、共通信号線A2内の信号線D193~D384は、それぞれスイッチプロックA21~A28内の対応するアナログスイッチ108に接続されている。

【0046】図7は、液晶表示装置100の回路構成図である。図7に示すように、ドライバAは、8ビット(又は6ビット)×6ポートのデジタル信号入力端子aを有する。ドライバAの384ビットの出力端は、192ビットずつそれぞれ共通信号線A1、A2内の信号線D1~D192、D193~D384に接続されている。アナログスイッチ108のゲートには、制御線BLが接続されており、制御線BLを介して与えられる制御信号BL1~BL8によってアナログスイッチ108は制御される。また、アナログスイッチ108は、信号線20110を介して表示マトリクス106側に接続されている。

【0047】表示マトリクス106には、複数の信号線 110及び走査線112が配列されている。各走査線112は、ゲートドライバ104に接続されている。信号線110と走査線112の各交点には、画素セル114が配設されている。画素セル114は、画素TFT116、液晶セル118及び蓄積容量120を含む。ここで、ドライバAは、例えば、TAB実装のLSIチップであり、外付けされている。また、ゲートドライバ10304は、例えば、低温p-SiTFTで構成された内蔵型ゲートドライバである。

【0048】図8は、液晶表示装置100が備える外付けタイプのドライバAの内部構成例を示すブロック図である。図8に示すように、ドライバAは、シフトレジスタからなるアドレス選択回路140、サンプリングラッチ142、ロードラッチ144、レベルシフタ146、デコーダからなるD/Aコンバータ148、オペアンプからなる出力バファー150、デジタル信号入力部152及び制御信号入力部154等を備えている。

【0049】デジタル信号入力部152には、外部の信号供給回路から8又は6ピットの表示用デジタル信号が供給される。また、D/Aコンバータ148には、外部から階調基準電圧が供給される。また、制御信号入力部154には、外部の制御回路から制御信号が供給される。制御信号入力部154は、与えられた制御信号に基づき、ラッチ制御信号LによってドライバA内のロードラッチ144、D/Aコンバータ148、出力バファー150等の制御を行う。デジタル信号入力部152に供給されたデジタル信号は、サンプリングラッチ142、

ロードラッチ144、レベルシフタ146、D/Aコンバータ148及び出力バファー150によって、例えば、256階調の液晶駆動用アナログ階調信号に変換され、表示信号Vsとして共通信号線A1、A2側に出力される。

【0050】図8において、水平方向に配線された共通信号線A1、A2内の192本ずつの信号線D1~D192、D193~D384は、それぞれ垂直方向に配線された引き出し線156を介してアナログスイッチ108と接続されている。共通信号線A1、A2は、それぞれ8組のスイッチプロックA11~A18、A21~A28に接続されている。このため、各信号線D1~D192、D193~D384は、引き出し線156と最大(192-1)×8箇所で交差している。この信号線D1~D192、D193~D384と引き出し線156との交差点は容量性負荷となるので、交差点の数は少ない方が望ましい。

【0051】図7に示す低温p-SiTFTを用いて形 成された内蔵型ゲートドライバ104は、例えば、以下 のような構成とされる。図9は、液晶表示装置100が 備えるゲートドライバ104の構成例を示す図である。 図9に示すように、ゲートドライバ104は、双方向ス イッチ部160、シフトレジスタ部162、マルチプレ クサ部164、及び、出力バファー部166を有する。 【0052】双方向スイッチ部160は、4つのトラン ジスタ167~170を有する。また、シフトレジスタ 部162は、8つのトランジスタ171~178と、イ ンバータ179、180及びNAND回路181を有す る。更に、マルチプレクサ部164は、4つのNAND 回路182~185を有する。NAND回路182~1 85の一方の入力端子は、それぞれシフトレジスタ部1 62の出力部にあたるインバータ180に接続されてい る。また、NAND回路182~185の他方の入力端 子には、それぞれ所定のタイミングで信号MP1~MP 4が供給される。出力バファー部166は、インバータ 191~194を有する。インバータ191~194の 入力側は、それぞれマルチプレクサ部164のNAND 回路182~185に接続されている。更に、インバー タ191~194の出力側は、表示マトリクス106内 40 の走査線112に接続されている。

【0053】ゲートドライバ104には、信号MP1~MP4の他、図示しない制御信号発生回路からクロック信号CL、/CL、信号UP、DW等も供給される。図9に示すゲートドライバ104において、例えば、シフトレジスタ部162からハイレベルの信号が出力され、マルチプレクサ部164内のNAND回路182に対してハイレベルの信号MP1が供給された場合、ハイレベルの走査信号Vgが表示マトリクス106内の走査線112に供給される。

【0054】ゲートドライバ104内に4ビットのマル

50

チプレクサ部164を採用することによって、シフトレジスタ部162の段数を192段に減らすことができた。これは、従来広く使用されていたゲートドライバ内のシフトレジスタの段数が768段であったのに比して非常に少ない。表2は、液晶表示装置100の1水平走査期間Thにおけるスイッチプロックの制御タイミングを示す。

[0055]

【表2】

物理プロック	A 1	A 2	合計
タイミングプロフク	(CB)	(CB)	
BL 1	A11	A2l	384E1}
BL2	A12	A22	384671
BL3	A 13	A 23	384E1F
BL4	A14	A 24	384571
BL5	A 15	A 25	38487}
BL6	A16	A26	384671
BL7	A17	A27	384671
BL8	A 18	A28	384671
合計	1536671	153687}	307257}
	(192×8)	(192×8)	(384×8)

【0056】液晶表示装置100では、1水平走査期間 Thが8つのタイミングプロックBL1~BL8で構成され、制御信号BL1~BL8が順次供給されることによって、対応するスイッチプロックA11~A18、A21~A28内のアナログスイッチ108がオン状態と 30される。具体的には、例えば、1水平走査期間Th内の最初のタイミングプロックBL1では、スイッチプロックA11、A21内の合計384個のアナログスイッチ108が制御信号BL1によりオンとされる。

【0057】続いて、図5~図10及び表1を用いて、液晶表示装置100の動作を説明する。液晶表示装置100は、液晶表示装置50と同様に階層型プロック順次方式で動作する。図10は、液晶表示装置100の動作タイミング図である。図10に示すように、1水平走査期間Th内のタイミングプロックBL1~BL8では、それぞれ制御運号BL1~BL8が供給される。また、1水平走査期間Thの両端には、走査信号Vgの立ち上がり時間と立ち下がり時間とからなるブランキング期間Tbkが設けられている。ここで、例えば、1水平走査期間Thは約21、7 μ sであり、各タイミングプロックBL1~BL8の時間長Tbは約2、0 μ sであり、1ブランキング期間Tbkは約5、7 μ sである。

【0058】液晶表示装置100では、上記したラッチ 93~D384を含む共通信号線A1、A2を有し、第 信号Lによって、ドライバAからの表示信号Vsが共通 3階層SBにおいて20組のスイッチブロックA11~ 信号線A1、A2に一括転送される。1走査線112分 50 A110、A21~A210を有する。スイッチブロッ

【0059】図7に示すゲートドライバ104から表示マトリクス106内の第1行目の走査線112にハイレベルの走査信号Vgが供給されると、先ず、第1のタイミングブロックBL1の間、スイッチブロックA11、10 A21内のアナログスイッチ108に対して制御信号BL1が供給される。この結果、スイッチブロックA11、A21内の合計384個のアナログスイッチ108はオン状態となる。この時、オン状態となったアナログスイッチ108と、信号線d0001~d0192、d1537~d1728を介して接続された画素セル114にドライバAから表示信号Vsが供給される。そして、表示信号Vsは、画素セル114内の画素TFT116を介して液晶セル118及び蓄積容量120に書き込まれる。

20 【0060】次に、第2のタイミングプロックBL2の間、スイッチプロックA12、A22内のアナログスイッチ108に対して制御信号BL2が供給される。この結果、スイッチプロックA12、A22内の合計384個のアナログスイッチ108は、オン状態となる。この時、オン状態となったアナログスイッチ108と、信号線d0193~d0384、d1729~d1920を介して接続された画素セル114にドライバAから表示信号Vsが与えられる。そして、表示信号Vsは、画素セル114内の画素TFT116を介して液晶セル11308及び蓄積容量120に書き込まれる。

【0061】上記のような動作が繰り返され、第8のタイミングプロックBL8において、スイッチプロックA18、A28内のアナログスイッチ108に対して制御信号BL8が供給され、対応する384個の画素セル114内に表示信号Vsが書き込まれると、1水平走査期間Thが終了となる。表示信号Vsが書き込まれた画素セル114は、次の走査信号Vgが与えられるまで表示信号Vsを保持する。このような信号書き込み動作と信号保持動作は、60Hz程度のフレーム周期で繰り返さ40れる。

【0062】次に、図11及び表3を用いて、本発明の第2実施例であるSXGA型の液晶表示装置200について説明する。図11は、液晶表示装置200が備えるデータドライバ202の構成図である。図11に示すように、データドライバ202は、第1階層DBにおいて、TAB実装のドライバAを有し、第2階層CBにおいて、それぞれ192本の信号線D1~D192、D193~D384を含む共通信号線A1、A2を有し、第3階層SBにおいて20組のスイッチプロックA11~A110、A21~A210を有する。スイッチプロッ

(9)

16

クA11~A110、A21~A210は、それぞれ例 えば、СМОS型のアナログスイッチ108を192個 ずつ含む。

【0063】すなわち、液晶表示装置200は、図3に 示した液晶表示装置 50 において、N=1、k=2、n=10、m=192とした場合の実施例であり、データ ドライバ202内に20×192=3840個のアナロ グスイッチ208を備えている。なお、アナログスイッ チ208は、CMOS型に限らずNMOS型又はPMO S型のものでもよい。

【0064】ドライバAの384ビットの出力端は、そ れぞれ192ビット分ずつ共通信号線A1、A2に接続 されている。また、共通信号線A1内の信号線D1~D 192は、それぞれスイッチプロックA11~A110 内の対応するアナログスイッチ208に接続されてお り、共通信号線A2内の信号線D193~D384は、 それぞれスイッチプロックA21~A210内の対応す るアナログスイッチ208に接続されている。

【0065】なお、液晶表示装置200における他の構 の説明を省略する。続いて、図11及び表3を用いて液 晶表示装置200の動作を説明する。表3は、液晶表示 装置200の1水平走査期間Thにおけるスイッチプロ ックの制御タイミングを示す。

[0066]

【表3】

物理力ワック	A 1	A 2	合計
タイミングプロック	(CB)	(CB)	
BL1	A11	A21	384671
BL2	A12	A22	384E1}
BL3	A13	A23	384E7}
BL4	A14	A24	384E7F
BL5	A15	A25	384671
BL 6	A16	A26	384E7F
BL7	A17	A27	384E7F
BL8	A 18	A 28	384E7F
BL9	A 19	A29	384E11
B L 10	A110	A210	384E7F
合計	1920671	1920571	3840571
	(192×10)	(192×10)	(384×10)

【0067】液晶表示装置200では、1水平走査期間 Thが10回のタイミングブロックBL1~BL10で 構成され、制御信号BL1~BL10が順次供給される ことによって、対応するスイッチプロックA11~A1 10、A21~A210内のアナログスイッチ208が オン状態とされる。具体的には、例えば、1水平走査期 50 を5 f F とすると、従来例における共通信号線D1~D

間Th内の最初のタイミングブロックBL1では、スイ ッチブロックA11、A21内の合計384個のアナロ グスイッチ208が制御信号BL1によりオンとされ

【0068】また、タイミングプロックBL1に続くタ イミングプロックBL2では、スイッチプロックA1 2、A22内の合計384個のアナログスイッチ208 が制御信号BL2によりオンとされる。このような制御 が繰り返されて最後のタイミングプロックBL10にお 10 いて、スイッチプロックA110、A210内の合計3 84個のアナログスイッチ208が制御信号BL10に よりオンとされると1水平走査期間Thが終了となる。 表示信号 Vsは、各タイミングプロックBL1~BL1 0において、オン状態とされたアナログスイッチ208 を介して、活性化された画素セル内に順次書き込まれ

【0069】上述の如く、第1及び第2実施例の液晶表 示装置100、200では、ドライバAに2組の共通信 号線A1、A2が接続されており、各共通信号線A1、 成は、図5に示す液晶表示装置100と同様であり、そ 20 A2は192本の信号線D1~D192、D193~D 384で構成されている。この結果、各共通信号線A 1、A2内の信号線本数(192本)が図1、2に示す 従来例の液晶表示装置10に比して半減するので、共通 信号線A1、A2の配線幅もほぼ半減する。例えば、共 通信号線の配線ピッチを16 µmとした場合、従来例の 共通信号線D1~D384の配線幅は、約6.14(1 6 μm×3 8 4) mmとなるのに対し、第1及び第2実 施例の液晶表示装置100、200の共通信号線A1、 A2の配線幅は、共に約3.07(16 μm×192) 30 mmとなる。従って、本実施例によれば、共通信号線A 1、A2の配線幅の縮小によるパネル額縁の縮小化と液 晶表示装置100、200の軽量化が実現される。

> 【0070】また、本第1及び第2実施例では、各共通 信号線A1、A2内の信号線本数が従来例に比して半減 するので、データドライバ102内において共通信号線 A1、A2と制御線BLとの交差点も半減する。これ は、図10に示す制御信号BL1~BL8の立ち上がり 及び立ち下がり時間の短縮化に寄与する。図1に示す従 来例の液晶表示装置10をXGA型として、2.0μs 40 /ブロックの信号書き込み時間を確保するには、表示マ トリクス18を8プロックで構成し、各プロックB1~ B8のデータ幅を384ビットにする必要がある。この 場合、共通信号線D1~D384と図1に示す引き出し 線31とは、最大(384-1)×8=3064箇所で 交差する。

【0071】一方、例えば、第1実施例の液晶表示装置 100が備える共通信号線D1~D192は、図8に示 す引き出し線156と最大(192-1)×8=152 8箇所で交差する。ここで、1交差点当たりの交差容量

iTFTを用いて表示マトリクス306と一体形成され

384の容量は約15.3pFであるのに対し、第1実 施例における共通信号線D1~D192の容量は約7. 6 p F となる。このように本第1及び第2実施例によれ ば、各共通信号線A1、A2の交差点容量が大幅に減少 する。

【0072】また、第1及び第2実施例の液晶表示装置 100、200は、2組の共通信号線A1、A2を有す るため、各共通信号線A1、A2の (例えば、図5にお ける) 水平方向の長さが従来例に比して半分になる。こ のため、第1及び第2実施例によれば、共通信号線A 1、A2の配線抵抗も減少する。例えば、画素ピッチが 0. 24 μm、表示マトリクスの横方向の長さが(0. 24μm×1024) = 245.76mm、共通信号線 の配線ピッチが16 µm、単位配線シート抵抗が0.2 Ωである12.1型XGAパネルの場合、上記従来例で は総抵抗値が6.14 k Ωであるのに対し、第1実施例 では総抵抗値が3.07kΩとなり半減する。

【0073】このように第1及び第2実施例の液晶表示 装置100、200では、従来例に比して、共通信号線 A1、A2の交差点容量と配線抵抗値とが減少するの で、そのRC時定数も大幅に減少する。例えば、第1実 施例の時定数RCは、3.07kΩ×7.6pF=2 3. 3 n s である。これは、時定数が 6. 1 4 k Ω×1 5. 3 p F = 9 3. 9 n s である X G A 型の従来例の 1 /4である。

【0074】以上のように、第1及び第2実施例では、 時定数が改善されることにより、液晶表示の画質の向上 が実現する。特に、本実施例によれば、256階調のフ ルカラー表示時において、中間色の表現能力が非常に良 くなる。次に、図12及び図13を用いて、本発明の第 30 3実施例であるXGA型の液晶表示装置300について 説明する。

【0075】図12は、液晶表示装置300の回路構成 図である。図12に示すように、液晶表示装置300 は、データドライバ302、ゲートドライバ304、表 示マトリクス306等を備えている。液晶表示装置30 0は、図3に示した液晶表示装置50において、N= $1 \times k = 2 \times n = 8 \times m = 192$ とした場合の実施例で ある。すなわち、データドライバ302は、出力数が3 84ピットのドライバA、192ビットの共通信号線A 40 1、A2、16組のスイッチプロックA11~A18、 A21~A28を備えている。また、各スイッチプロッ クは、それぞれ192個のアナログスイッチ308を含

【0076】液晶表示装置300は、更に、データドラ イバ302内にパネル内蔵型のプロック選択回路309 を備えている。表示マトリクス306は、3072ビッ ト×768ビットのマトリクス状に配列された画素セル 314を含む。液晶表示装置300は、データドライバ 302内のドライバAが、外付けではなく、低温p-S 50 チャンネルのシリアル信号をパラレル信号に変換し、そ

たパネル内蔵型ドライバである点と、データドライバ3 02内にp-SiTFTを用いて形成された内蔵型プロ ック選択回路309を備えている点に特徴を有する。 【0077】ドライバAをパネル内蔵型とすることで、 データドライバ302の入力信号用の端子数を大幅に減 らすことが可能となる。入力信号線301の本数は、ビ ット数×ポート数で表される。内蔵型ブロック選択回路 309は、制御線BLを介して合計3072個のアナロ 10 グスイッチ308のゲートと接続されている。内蔵型ブ ロック選択回路309は、制御線BLを介して制御信号 BL1~BL8を与えることでアナログスイッチ308 を制御する。制御信号BL1~BL8の周波数として

は、例えば、0.5MHz程度が要求される。従って、 20cm¹/Vs以上の移動度を有するp-SiTFT

を用いれば、内蔵型ブロック選択回路309を容易に形

成することができる。 【0078】なお、液晶表示装置300の他の構成は、 図5に示す液晶表示装置100と同様であり、その説明 を省略する。図13は、液晶表示装置300が備えるデ ジタルドライバAの内部構成例を示すブロック図であ る。図13に示すように、ドライバAは、信号入力/デ ータ分割回路340、シリアル/パラレル変換回路34 2、ラッチ回路346、レベルシフタ348、デコーダ からなるD/Aコンバータ350、オペアンプからなる

出力バファー352及びクロック制御回路354等を備

えている。

【0079】信号入力/データ分割回路340には、図 示しない外部の信号供給回路から、例えば、8ビットの 表示用デジタル信号が供給される。また、D/Aコンバ ータ350には、外部から階調基準電圧が供給される。 更に、クロック制御回路354には、外部の制御回路か ら制御信号が供給される。クロック制御回路354は、 与えられた制御信号に基づき、ラッチ制御信号しによっ てドライバA内の信号入力/データ分割回路340、ラ ッチ回路346、D/Aコンバータ350、出力バファ - 352等の制御を行う。

【0080】表示マトリクス306と一体形成するため にp-SiTFTで構成されたドライバAは、外付け用 の半導体LSIのドライバに比して動作周波数が低いた め、そのTFT性能に合わせて入力された表示用データ を最適な転送レート(周波数)に変換する必要がある。 そこで、信号入力/データ分割回路340は、データド ライバ302内に供給された8ビットの表示用デジタル 信号を更に分割して、動作周波数を下げる。なお、低温 p-SiTFTの移動度は、150cmⁱ /Vs以下で あるため、クロック周波数を10MH2以下に設定した 方がマージンが広くなる。

【0081】シリアル/パラレル変換回路342は複数

の信号をラッチ回路346に転送する。ラッチ回路34 6は、転送されたパラレル信号を一時保持して所定の夕 イミングでレベルシフタ348及びD/Aコンバータ3 50側に転送する。レベルシフタ348は、約5~10 Vのロジックレベルを約10~15Vの液晶駆動電圧レ ベルに変換する。D/Aコンバータ350は、供給され た階調基準電圧に基づき256階調信号を生成し、デジ タル階調コードをその階調に応じた電圧(256階調か ら選択)に変換する。そして、出力バファー回路352 は、D/Aコンバータ350から供給された階調電圧を 10 所定のタイミングで共通信号線A1、A2側に出力す る。

【0082】なお、公知の高移動度p-SiTFTのC GS技術等を採用すれば、クロック周波数が数十MHz の内蔵型p-SiTFTドライバAを実現することも可 能である。本実施例のドライバAは、出力ビット数がブ ロック幅分しかないため、従来のビット対応のドライバ を有する線順次駆動方式の液晶表示装置に比して回路規 模を小さくすることができ、その消費電力も下げること ができる。

【0083】内蔵型データドライバAを有する液晶表示 装置を以下のように構成してもよい。図14は、本発明 の第4実施例であるXGA型の液晶表示装置400の回 路構成図である。図14に示すように、液晶表示装置4 00は、データドライバ402、ゲートドライバ40 4、表示マトリクス406等を備えている。液晶表示装 置400は、図3に示した液晶表示装置50において、 N=1、k=3、n=8、m=128とした場合の実施 例である。すなわち、データドライバ402は、出力数 が384ビットのドライバA、128ビットの共通信号 30 線A1、A2、A3、24組のスイッチプロックA11 ~A18、A21~A28、A31~A38を備えてい る。各スイッチブロックは、それぞれ128個のアナロ グスイッチ408を含む。アナログスイッチ408のゲ ートには、制御線BLが接続されている。アナロスイッ チ408は、制御線BLを介して与えられる制御信号B L1~BL8によって制御される。

【0084】また、表示マトリクス406は、3072 ビット×768ビットのマトリクス状に配列された画素 セル414を含む。液晶表示装置400は、液晶表示装 40 置300と同様に、内蔵型p-SiTFTドライバAを 有し、ドライバAが128ビットの3組の共通信号線A 1、A2、A3に接続されている点に特徴を有する。3 組の共通信号線A1、A2、A3を配設することによ り、液晶表示装置300に比してパネル額縁の更なる縮 小化と時定数の低減化が実現される。

【0085】なお、液晶表示装置400の他の構成は、 図12に示す液晶表示装置300と同様であり、その説 明を省略する。続いて、図14及び図15を用いて液晶 表示装置400の動作を説明する。図15は、液晶表示 50

装置400の動作タイミング図である。図15に示すよ うに、1水平走査期間Thは、8つのタイミングプロッ クBL1~BL8を含んでいる。また、1水平走査期間 Thの両端には、走査信号Vgの立ち上がり時間と立ち 下がり時間とからなるプランキング期間Tbkが設けら れている。ここで、例えば、1水平走査期間Thは約2 1. 7 μ s であり、各タイミングブロック B L 1 ~ B L 8の時間長Tbは約2.0μsであり、1プランキング 期間Tbkは約5.7 μsである。なお、説明の便宜 上、表示マトリクス406において、第1列目~第30 72列目に配設された信号線410をそれぞれd000 1~d3072とする。

【0086】図14に示すゲートドライバ404から表 示マトリクス406内の第1行目の走査線412にハイ レベルの走査信号 Vgが供給されると、先ず、第1の夕 イミングプロックBL1の間、制御信号BL1により、 スイッチプロックA11、A21、A31内の合計38 4個のアナログスイッチ408はオン状態となる。この 時、オン状態となったアナログスイッチ408と、信号 20 線d0001~d0128、d1025~d1152、 d 2 0 4 9~d 2 1 7 6を介して接続された画素セル 4 14にドライバAから表示信号Vsが供給され、液晶表 示が行われる。

【0087】次に、第2のタイミングブロックBL2の 間、制御信号BL2により、スイッチプロックA12、 A22、A32内の合計384個のアナログスイッチ4 08は、オン状態となる。この時、オン状態となったア ナログスイッチ408と、信号線d0129~d025 6, d1153~d1280, d2177~d2304 を介して接続された画素セル414にドライバAから表 示信号Vsが与えられ、液晶表示が行われる。

【0088】上記のような動作が繰り返され、第8の夕 イミングブロックBL8において、スイッチブロックA 18、A28、A38内のアナログスイッチ408に対 して制御信号BL8が供給され、対応する384個の画 素セル414内に表示信号Vsが書き込まれると、1水 平走査期間Thが終了となる。表示信号Vsが書き込ま れた画素セル414は、次の走査信号Vgが与えられる まで表示信号Vsを保持する。このような信号書き込み 動作と信号保持動作は、60Hz程度のフレーム周期で 繰り返される。

【0089】上述の如く、第3及び第4実施例の液晶表 示装置300、400の各タイミングブロックBL1~ BL8では、各共通信号線A1、A2 (A1~A3) に 係る複数のブロックが順次選択されるので、共通信号線 A1、A2の配線幅を拡大せずに、全体として広いデー タ幅で表示信号 Vsを書き込むことができる。例えば、 液晶表示装置400によれば、従来のデジタル線順次駆 動方式に比して回路規模が1/8の内蔵型ドライバAに より、水平画素数が3072ピットの表示マトリクス4

(12)

06に2.0μsの転送レートで表示信号Vsを書き込 むことができる。

【0090】また、液晶表示装置300、400内に回 路規模の小さい内蔵型p-SiTFTドライバAを用い ることによって、消費電力の低減化が可能となる。ま た、ドライバAを構成するTFT数も少なくなるため、 製造工程における歩留りが向上する。また、第3及び第 4実施例が備えるドライバAの出力ビット数(384) は、表示マトリクス306、406の水平画素数(30 72) の1/8であるため、ドライバAの出力端子ピッ 10 チを水平画素ピッチの8倍まで広めることができる。例 えば、画素ピッチが0.24mmの12.1型XGAパ ネルに本第3及び第4実施例を適用した場合、ドライバ Aの出力端子ピッチを0.24mm×8=1.92mm にすることができる。これは、従来の内蔵型線順次ドラ イバに比して回路幅を大幅に縮小可能であることを意味 する。本実施例は、画素ピッチの小さい小型パネルに特 に有効である。

【0091】また、上述の如く、第3及び第4実施例で はドライバAの出力端子ピッチの設計自由度が高いた め、共通信号線の組数の設計自由度も高くなる。例え ば、データドライバ302、402内の第2階層CB を、48ビットの8組の共通信号線A1~A8で構成し た場合、384ビットの従来例の共通信号線D1~D3 84に比して、各共通信号線A1~A8の容量性負荷及 び抵抗性負荷が共に1/8程度となり、RC時定数が1 /16程度となる。

【0092】次に、図16~図18及び表4を用いて、 本発明の第5実施例であるQXGA型の液晶表示装置5 00について説明する。図16は、液晶表示装置500 30 の全体構成図である。図16に示すように、液晶表示装 置500は、データドライバ502、ゲートドライバ5 04、表示マトリクス506等を備えている。液晶表示 装置500は、図3に示した液晶表示装置50におい て、N=4、k=1、n=4、m=384とした場合の 実施例である。すなわち、データドライバ502は、出 力数が384ビットの4つのTAB実装されたドライバ

A、B、C、D、384ビットの共通信号線A1、B 1、C1、D1、16組のスイッチプロックA11~A 14, B11~B14, C11~C14, D11~D1 4を備えている。また、表示マトリクス506は、61 44ビット×1536ビットのマトリクス上に配設され た画素セル514を含む。

【0093】液晶表示装置500は、複数のドライバ A、B、C、Dを備えたマルチドライバ型である点に特 徴を有する。なお、液晶表示装置500の他の構成は、 図5に示す液晶表示装置100と同様であり、その説明 を省略する。図17は、液晶表示装置500が備えるデ ータドライバ502の構成図である。

【0094】図17に示すように、データドライバ50 2は、第1階層DBにおいてドライバA、B、C、Dを 有し、第2階層CBにおいて、それぞれ384ビットの 共通信号線A1、B1、C1、D1を有し、第3階層S Bにおいて16組のスイッチプロックA11~A14、 B11~B14、C11~C14、D11~D14を有 する。スイッチプロックA11~A14、B11~B1 4、C11~C14、D11~D14は、それぞれ例え ば、CMOS型のアナログスイッチ508を384個ず つ含む。すなわち、データドライバ502は、16×3 84=6144個のアナログスイッチ508を備えてい る。なお、アナログスイッチ508は、CMOS型に限 らずNMOS型又はPMOS型のものでもよい。

【0095】ドライバAの384ビットの出力端は、共 通信号線A1に接続されている。また、共通信号線A1 内の384本の信号線D1~D384は、それぞれスイ ッチプロックA11~A14内の対応するアナログスイ ッチ508に接続されている。なお、液晶表示装置50 0において、ドライバB、C、Dに係る構成もドライバ Aと同様であり、その説明を省略する。

【0096】表4は、液晶表示装置500の1水平走査 期間Thにおけるスイッチブロックの制御タイミングを 示す。

[0097]

【表4】

物理力ロック	A 1	В 1	C 1	D 1	合計
タイミングプロック	(No. 1)	(No. 2)	(No. 3)	(No. 4)	
BL1	A11	B11	C11	DII	1536E71
BL2	A12	B12	C12	D12	1536E71
BL3	A 13	B13	C13	D13	1536871
BL4	A14	B14	C14	D14	1536£+1
合計	1536671	1536E71	1536671	1536871	6144671
	(384×4)	(384×4)	(384×4)	(384×4)	(1536×4)

【0098】液晶表示装置500では、1水平走査期間 Thが4つのタイミングプロックBL1~BL4で構成 され、制御信号BL1~BL4が順次供給されることに 50 ナログスイッチ508がオン状態とされる。続いて、図

よって、対応するスイッチプロックA11~A14、B 11~B14、C11~C14、D11~D14内のア 16~図18及び表4を用いて、液晶表示装置500の 動作を説明する。

【0099】図18は、液晶表示装置500の動作タイ ミング図である。図18に示すように、1水平走査期間 Thは、4つのタイミングプロックBL1~BL4を含 んでいる。また、1水平走査期間Thの両端には、走査 信号Vgの立ち上がり時間と立ち下がり時間とからなる ブランキング期間Tbkが設けられている。ここで、例 えば、1水平走査期間Thは約10.8μsであり、各 タイミングブロックBL1~BL4の時間長Tbは約 1. 8μ sであり、1ブランキング期間Tbkは約3. 6 μ s である。なお、説明の便宜上、表示マトリクス 5 06において、第1列目~第6144列目に配設された 信号線510をそれぞれd0001~d6144とす る。

【0100】図16に示すゲートドライバ504から表 示マトリクス506内の第1行目の走査線512にハイ レベルの走査信号 Vgが供給されると、先ず、第1のタ イミングプロックBL1において、制御信号BL1によ り、スイッチプロックA11、B11、C11、D11 20 内の合計1536個のアナログスイッチ508はオン状 態となる。この時、オン状態となったアナログスイッチ 508と、信号線d0001~d0384、d1537 ~d1920, d3073~d3456, d4609~ d 4 9 9 2 を介して接続された画素セル 5 1 4 にドライ バA、B、C、Dから表示信号Vsが供給され、液晶表 示が行われる。

【0101】次に、第2のタイミングプロックBL2に おいて、制御信号BL2により、スイッチプロックA1 2、B12、C12、D12内の合計1536個のアナ 30 ログスイッチ508は、オン状態となる。この時、オン 状態となったアナログスイッチ508と、信号線d03 85~d0768, d1921~d2304, d345 7~d3840、d4993~d5376を介して接続 された画素セル514にドライバA、B、C、D、から 表示信号VSが与えられ、液晶表示が行われる。

【0102】上記のような動作が繰り返され、スイッチ プロックA14、B14、C14、D14内のアナログ スイッチ508に対して制御信号BL4が供給され、対 応する1536個の画素セル514内に表示信号Vsが 40 書き込まれると、1水平走査期間Thが終了となる。ド ライバA、B、C、Dの配置場所は、図16に示す位置 に限らず、例えば、以下の液晶表示装置600のように 配置してもよい。

【0103】図19は、本発明の第6実施例であるQX GA型の液晶表示装置600の全体構成図である。図1 9に示すように、液晶表示装置600は、データドライ バ602、603ゲートドライバ604、表示マトリク ス606等を備えている。液晶表示装置600は、図1 6に示す液晶表示装置500と同様に、図3の液晶表示 50 であり、その説明を省略する。表5は、液晶表示装置7

装置50において、N=4、k=1、n=4、m=38 4とした場合の実施例である。

【0104】液晶表示装置600は、液晶表示装置50 0と同様に、マルチドライバ型であり、かつ、表示マト リクス606を間に対向する2つのデータドライバ60 2、603を備えている点に特徴を有する。スイッチブ ロックA11~A14、B11~B14内の合計307 2個のアナログスイッチ608は、表示マトリクス60 6内の奇数列に配列された信号線612に接続されてい 10 る。また、スイッチプロックC11~C14、D11~ D14内の合計3072個のアナログスイッチ608 は、表示マトリクス606内の偶数列に配列された信号 線610に接続されている。

【0105】なお、液晶表示装置600の他の構成及び 動作は、図16に示す液晶表示装置500と同様であ り、その説明を省略する。次に、図20及び表5を用い て、本発明の第7実施例であるQSXGA型の液晶表示 装置700について説明する。図20は、液晶表示装置 700が備えるデータドライバ702の構成図である。 図20に示すように、データドライバ702は、第1階 層DBにおいて、4つのTAB実装されたドライバA、 B、C、Dを有し、第2階層CBにおいて、それぞれ3 8 4 ビットの共通信号線A1、B1、C1、D1を有 し、第3階層SBにおいて20組のスイッチブロックA 11~A15, B11~B15, C11~C15, D1 1~D15を有する。スイッチプロックA11~A1 5, B11~B15, C11~C15, D11~D15 は、それぞれ例えば、СМОS型のアナログスイッチ7 08を384個ずつ含む。

【0106】すなわち、液晶表示装置700は、図3に 示した液晶表示装置 50 において、N=4、k=1、n=5、m=384とした場合の実施例であり、データド ライバ702内に20×384=7680個のアナログ スイッチ708を備えている。なお、アナログスイッチ 708は、CMOS型に限らずNMOS型又はPMOS 型のものでもよい。

【0107】液晶表示装置700は、液晶表示装置50 0、600と同様に、マルチドライバ型であり、各共通 信号線A1、B1、C1、D1にそれぞれ5組のスイッ チブロックが接続されている点に特徴を有する。ドライ バAの384ビットの出力端は、共通信号線A1に接続 されている。また、共通信号線A1内の384本の信号 線D1~D384は、それぞれスイッチプロックA11 ~A15内の対応するアナログスイッチ708に接続さ れている。

【0108】なお、液晶表示装置700において、ドラ イバB、C、Dに係る構成もドライバAと同様であり、 その説明を省略する。また、液晶表示装置700におけ る他の構成は、図16に示す液晶表示装置500と同様

[0109]

【表5】

26

0001水平走査期間Thにおけるスイッチプロックの 制御タイミングを示す。

物理加州	Al	Bi	CI	DI	合計
タイミングプロファ	(No. 1)	(No. 2)	(No. 3)	(No. 4)	:
BL1	A11	B11	CII	D11	153667}
BL2	A12	B12	C12	D12	153667}
BL3	A 13	B13	C13	D13	153617}
BL4	A14	B14	C14	D14	1536871
BL5	A 15	B15	C15	D 15	1536671

153667}

 (384×5)

1536871

 (384×5)

7680E+1

 (1536×5)

1536671 | 1536671

 (384×5)

 (384×5)

【0110】液晶表示装置700では、例えば、8.1 μ s の 1 水平走査期間 T h が 5 つのタイミングプロック BL1~BL5で構成され、制御信号BL1~BL5が 順次供給されることによって、対応するスイッチブロッ クA11~A15、B11~B15、C11~C15、 D11~D15内のアナログスイッチ708が1536 個ずつオン状態とされる。

合計

【0111】上述の如く、第5~第7実施例の液晶表示 装置500、600、700では、4組の共通信号線A 1、B1、C1、D1が設けられており、各タイミング ブロックBL1~BL4 (BL1~BL5) では、各共 通信号線A1~D1に係る複数のプロックが選択される ので、共通信号線A1~D1の配線幅を拡大せずに、全 体として広いデータ幅で表示信号Vsを書き込むことが できる。例えば、液晶表示装置500では、それぞれが 384ビットの共通信号線A1~D1によって水平画素 数が6144ビットの表示マトリクス506に表示信号 30 Vsを書き込むことが可能となっている。このように第 5~第7実施例では、ビット数の少ない共通信号線A1 ~D1を配設することで、それぞれの容量性負荷、抵抗 性負荷及びRC時定数が非常に低減されている。

【0112】第5~第7実施例は、4つのドライバA1 ~D1を備えたマルチドライバ構成であるため、各ドラ イバA1~D1には、出力ビット数の少ないものを使用 することができる。これは、液晶表示装置500~70 0の低コスト化に寄与する。従来のa-Siパネルの場 合、ドライバの全出力数は水平画素数と等しい。従っ て、例えば、QXGA(水平画素数6144ビット)パ ネルを駆動するには、384ビットの出力数のドライバ を16個も備える必要があった。一方、第5~第7実施 例では、各ドライバが1水平走査期間Thに4回ずつ表 示信号 Vs を出力するので、4つのドライバA1~D1 でQXGAパネルを駆動することができる。

【0113】次に、図21~図23及び表6を用いて、 本発明の第8実施例であるXGA型の液晶表示装置80 0について説明する。図21は、液晶表示装置800の 全体構成図である。図21に示すように、液晶表示装置 50 チプロックA11~A14内の対応するアナログスイッ

800は、データドライバ802、ゲートドライバ80 4、表示マトリクス806等を備えている。液晶表示装 置800は、図3に示した液晶表示装置50において、 N=2、k=2、n=4、m=384とした場合の実施 例である。すなわち、データドライバ802は、出力数 が384ビットの2つのTAB実装されたドライバA、 20 B、384ビットの共通信号線A1、A2、B1、B 2、16組のスイッチプロックA11~A14、A21 ~A24、B111~B14、B21~B24を備えて いる。また、表示マトリクス806は、3072ビット ×768ビットのマトリクス上に配設された画素セル8 14を含む。

【0114】液晶表示装置800は、液晶表示装置50 0、600、700と同様にマルチドライバ型であり、 かつ、各ドライバが2組の共通信号線に接続されている 点に特徴を有する。なお、液晶表示装置800における 他の構成は、図5に示す液晶表示装置100と同様であ り、その説明を省略する。

【0115】図22は、液晶表示装置800が備えるデ ータドライバ802の構成図である。図22に示すよう に、データドライバ802は、第1階層DBにおいて、 2つのドライバA、Bを有し、第2階層CBにおいて、 それぞれ192ビットの共通信号線A1、A2、B1、 B2を有し、第3階層SBにおいて16組のスイッチブ ロックA11~A14、A21~A24、B111~B 14、B21~B24を有する。スイッチプロックA1 40 1~A14, A21~A24, B111~B14, B2 1~B24は、それぞれ例えば、CMOS型のアナログ スイッチ808を192個ずつ含む。すなわち、データ ドライバ802は、16×192=3072個のアナロ グスイッチ808を備えている。

【0116】なお、アナログスイッチ808は、CMO S型に限らずNMOS型又はPMOS型のものでもよ い。ドライバAの384ビットの出力端は、共通信号線 A1、A2に接続されている。また、共通信号線A1内 の192本の信号線D1~D192は、それぞれスイッ

28 を省略する。表 6 は、液晶表示装置 8 0 0 の 1 水平走査 期間 T h におけるスイッチブロックの制御タイミングを

チ808に接続されている。また、共通信号線A2内の192本の信号線D193~D384は、それぞれスイッチプロックA21~A24内の対応するアナログスイッチ808に接続されている。

[0118]

【0117】なお、液晶表示装置800において、ドライバBに係る構成もドライバAと同様であり、その説明

【表6】

示す。

物理/01/	A 1	A 2	B 1	B 2	合計
943797017	(CB)	(CB)	(CB)	(CB)	
BLI	A11	A21	B11	B21	768571
BL2	A12	A22	B12	B22	76811
BL3	A13	A 23	B13	B23	76857}
BL4	A14	A24	B14	B24	76857}
合計	768ť7h	768571	76817}	768E7}	3072571
	(192×4)	(192×4)	(192×4)	(192×4)	(768×4)

【0119】液晶表示装置800では、1水平走査期間 Thが4つのタイミングブロックBL1~BL4で構成 され、制御信号BL1~BL4が順次供給されることに よって、対応するスイッチブロックA11~A14、A 20 21~A24、B111~B14、B21~B24内の アナログスイッチ808がオン状態とされる。続いて、 図21~図23及び表6を用いて液晶表示装置800の 動作を説明する。

【0120】図23は、液晶表示装置800の動作タイミング図である。図23に示すように、1 水平走査期間 Thは、4つのタイミングブロックBL1~BL4を含んでいる。また、1 水平走査期間Thの両端には、走査信号Vgの立ち上がり時間と立ち下がり時間とからなるブランキング期間Tbkが設けられている。ここで、例 30 えば、1 水平走査期間Thは約21. 7 μ s であり、各タイミングブロックBL1~BL4の時間長Tbは約4. 0 μ s であり、1 ブランキング期間Tbkは約5. 7 μ s である。なお、説明の便宜上、表示マトリクス806において、第1列目~第3072列目に配設された信号線810をそれぞれd0001~d3072とする。

【0121】図21に示すゲートドライバ804から表示マトリクス806内の第1行目の走査線812にハイレベルの走査信号Vgが供給されると、先ず、第1のタ40イミングブロックBL1において、制御信号BL1により、スイッチブロックA11、A21、B11、B21内の合計768個のアナログスイッチ808はオン状態となる。この時、オン状態となったアナログスイッチ808と、信号線d0001~d0192、d0769~d0960、d1537~d1728、d2305~d2496を介して接続された画素セル814にドライバA、Bから表示信号Vsが供給され、液晶表示が行われる。

【0122】次に、第2のタイミングプロックBL2に 50

おいて、制御信号BL2により、スイッチプロックA12、A22、B12、B22内の合計768個のアナログスイッチ808は、オン状態となる。この時、オン状態となったアナログスイッチ808と、信号線d0193~d0384、d0961~d1152、d1729~d1920、d2497~d2689を介して接続された画素セル814にドライバA、Bから表示信号Vsが与えられ、液晶表示が行われる。

【0123】上記のような動作が繰り返され、スイッチ プロックA14、A24、B14、B24内のアナログ スイッチ808に対して制御信号BL4が供給され、対 応する768個の画素セル814内に表示信号Vsが書 き込まれると、1水平走査期間Thが終了となる。次 に、図24及び表7を用いて、本発明の第9実施例であ るSXGA型の液晶表示装置900について説明する。 【0124】図24は、液晶表示装置900が備えるデ ータドライバ902の構成図である。図24に示すよう に、データドライバ902は、第1階層DBにおいて、 TAB実装されたドライバA、Bを有し、第2階層CB において、それぞれ192ピットの共通信号線A1、A 2、B1、B2を有し、第3階層SBにおいて20組の スイッチプロックA11~A15、A21~A25、B 11~B15、B21~B25を有する。スイッチプロ y/2A11~A15、A21~A25、B11~B1 5、B21~B25は、それぞれ例えば、CMOS型の アナログスイッチ708を192個ずつ含む。

【0125】すなわち、液晶表示装置 900は、図 3に示した液晶表示装置 50において、N=2、k=2、n=5、m=192とした場合の実施例であり、データドライバ 902内に $20\times192=3840$ 個のアナログスイッチ 908は、CMOS型に限らずNMOS型又はPMOS型のものでもよい。

【0126】液晶表示装置900は、液晶表示装置80

0と同様にマルチドライバ型であり、各ドライバが2組の共通信号線に接続されており、かつ、各共通信号線に 5組のスイッチプロックが接続されている点に特徴を有する。ドライバAの384ビットの出力端は、共通信号線A1、A2に接続されている。また、共通信号線A1、A2内の192本の信号線D1~D384、D193~D384は、それぞれスイッチプロックA11~A15、A21~A25内の対応するアナログスイッチ908に接続されている。なお、液晶表示装置900にお

いて、ドライバBに係る構成もドライバAと同様であり、その説明を省略する。また、液晶表示装置900における他の構成は、図21に示す液晶表示装置800と同様であり、その説明を省略する。

【0127】表7は、液晶表示装置900の1水平走査期間Thにおけるスイッチブロックの制御タイミングを示す。

[0128]

【表7】

物理力切力	A 1	A 2	B 1	B 2	合針
タイミングプロファ	(CB)	(CB)	(CB)	(CB)	
BL1	A11	A21	B11	B21	76867}
BL2	A12	A22	B12	B22	768871
BL3	A13	A 23	B13	B23	768E+
BL4	A14	A24	B14	B24	768E7}
BL5	A15	A25	B 15	B25	76867}
合計	승計 960년가		4 + 3096	960611	3840E ₇ }
	(192×5)	(192×5)	(192×5)	(192×5)	(768×5)

【0129】液晶表示装置900では、1水平走査期間 Thが5つのタイミングプロックBL1~BL5で構成 され、制御信号BL1~BL5が順次供給されることに よって、対応するスイッチブロックA11~A15、A 21~A25、B11~B15、B21~B25内のア ナログスイッチ908がオン状態とされる。上述の如 く、第8及び第9実施例の液晶表示装置800、900 では、2個のドライバA、Bにそれぞれ2組の共通信号 線A1、A2、B1、B2が接続されており、各共通信 号線A1、A2、B1、B2は192本の信号線D1~ 30 D192、D193~D384で構成されている。この 結果、各共通信号線A1、A2、B1、B2内の信号線 本数(192本)が図1、2に示す従来例の液晶表示装 置10に比して半減するので、共通信号線A1、A2、 B1、B2の配線幅もほぼ半減する。例えば、共通信号 線の配線ピッチを16μmとした場合、従来例の共通信 号線D1~D384の配線幅は、約6.14(16μm ×384) mmとなるのに対し、第8及び第9実施例の 液晶表示装置800、900の共通信号線A1、A2、 B1、B2の配線幅は、共に約3.07(16 μm×1 92) mmとなる。従って、本実施例によれば、共通信 号線A1、A2、B1、B2の配線幅の縮小によるパネ ル額縁の縮小化と液晶表示装置800、900の軽量化 が実現される。

【0130】図1に示す従来例の液晶表示装置10をX GA型として、 4.0μ s/プロックの信号書き込み時間を確保するには、表示マトリクス18を4プロックで構成し、各プロックB1~B4のデータ幅を768ビットにする必要がある。この場合、共通信号線D1~D768と図1に示す引き出し線31とは、最大(768~

1) ×4=3068箇所で交差する。

【0131】一方、例えば、第8実施例の液晶表示装置800が備える共通信号線D1~D192は、共通信号線D1~D192は、共通信号線D1~D192は、共通信号線D1~D192とアナログスイッチ808を接続する引き出し線と最大(192-1)×4=764箇所で交差する。ここで、1交差点当たりの交差容量を5fFとすると、従来例における共通信号線D1~D768の容量は約15.3pFであるのに対し、第8実施例における共通信号線D1~D192の容量は約3.8pFとなる。これは、第1実施例の共通信号線D1~D384の約7.6pFと比べても半分である。このように本第8及び第9実施例によれば、各共通信号線A1、A2、B1、B2の交差点容量が大幅に減少する。

構成し、各プロックB1~B4のデータ幅を768ビッ 【0133】このように第8及び第9実施例の液晶表示 トにする必要がある。この場合、共通信号線D1~D7 装置800、900では、従来例に比して、共通信号線 68と図1に示す引き出し線31とは、最大(768- 50 A1、A2、B1、B2の交差点容量と配線抵抗値とが

減少するので、そのR C時定数も大幅に減少する。例えば、第8実施例の時定数R Cは、 $1.5k\Omega \times 3.8p$ F=5.7ns である。これは、時定数が $6.14k\Omega \times 15.3p$ F=93.9ns であるXGA型の従来例の1/4であり、時定数が $3.07k\Omega \times 7.6p$ F=23.3ns である第1実施例の1/16 である。

【0134】以上のように、第8及び第9実施例では、時定数が改善されることにより液晶表示の画質の更なる向上が実現する。次に、図25~図29、表8及び表9を用いて、本発明の第10実施例であるQXGA型の液 10晶表示装置910について説明する。図25は、液晶表示装置910の全体構成図である。

【0135】図25に示すように、液晶表示装置910は、データドライバ920、ゲートドライバ922、表示マトリクス924等を備えている。液晶表示装置910は、図3に示した液晶表示装置50において、N=4、k=2、n=4、m=192とした場合の実施例である。すなわち、データドライバ920は、出力数が384ビットの4つのTAB実装されたドライバA、B、C、D、192ビットの共通信号線A1、A2、B1、B2、C1、C2、D1、D2、32組のスイッチブロックA11~D24を備えている。また、表示マトリクス924は、6144ビット×1536ビットのマトリクス上に配設された画素セル926を含む。

【0136】液晶表示装置910は、4つのドライバA、B、C、Dを備えており、各ドライバが2組の共通信号線A1~D2を備えている点に特徴を有する。なお、液晶表示装置910における他の構成は、図16に示す液晶表示装置500と同様であり、その説明を省略する。図26は、液晶表示装置910が備えるデータド 30ライバ920の構成図である。

【0137】図26に示すように、データドライバ920は、第1階層DBにおいてドライバA、B、C、Dを有し、第2階層CBにおいて、それぞれ192ビットの共通信号線A1~D2を有し、第3階層SBにおいて、32組のスイッチブロックA11~D24を有する。これらのスイッチブロックは、それぞれ例えば、CMOS型のアナログスイッチ928を192個ずつ含む。すなわち、データドライバ920は、32×192=6144個のアナログスイッチ928を備えている。なお、ア40ナログスイッチ928は、CMOS型に限らずNMOS型又はPMOS型のものでもよい。

【0138】図27は、液晶表示装置910の実装例を示す図である。ここでは、液晶表示装置910が15型QXGA低温p-SiTFTパネルであり、2つのゲー

トドライバ922、923を備えた実装例を示す。液晶表示装置911は、ゲートドライバ922、923と、データドライバ920と、表示マトリクス924の他、リペア回路925等を備えている。リペア回路925は、表示マトリクス924内の信号線の欠陥を修復する。

【0139】なお、上述した第1~第9実施例である液晶表示装置100~900が本実装例のように複数のゲートドライバを備えるようにしてもよい。図28は、液晶表示装置910が備えるドライバA周辺の回路構成図である。図28に示すように、液晶表示装置910は、ドライバA、TFT基板932、対向基板934、ゲートドライバ922、表示マトリクス924等を備えている。

【0140】ドライバAは、TAB-IC入力端子93 6と、384ビットの出力端子を備えている。ドライバ Aの384ビットの出力端子は、192ビットずつそれ ぞれ共通信号線A1 (D1~D192)、A2 (D19 3~D384)に接続されている。また、信号線D1~ 20 D192は、それぞれスイッチプロックA11~A14 内の対応するアナログスイッチ928に接続されてお り、信号線D193~D384は、それぞれスイッチブ ロックA21~A24内の対応するアナログスイッチ9 28に接続されている。また、各アナログスイッチ92 8のゲートには、制御線BLが接続されており、制御線 BLを介して供給される制御信号BL1~BL4によっ てそれぞれのアナログスイッチ928は制御される。例 えば、スイッチプロックA11、A21内の合計384 個のアナログスイッチ928は、制御信号BL1によっ て制御される。

【0141】ドライバAに係るTAB938からは、制御信号BL1~BL4用の4本の制御線BLの他、表示マトリクス924の左側に設けられたゲートドライバ922の10本のクロック線及び電源線等を含むゲートドライバ制御線940も直接に引き出されている。なお、図27に示す表示マトリクス924の右側に設けられたゲートドライバ923のゲートドライバ制御線940は、ドライバDに係るTABから引き出されている。図28に示すTAB938のサイズは、例えば、3.00mm程度にすることができる。

【0142】表8は、液晶表示装置910の主な設計仕様例を示す。

[0143]

【表8】

分 類	項目	単位	仕 楼
	液晶表示装置のタイプ		低温p-Si周辺回路一体化型
	パネル型 (対角寸法)	型(cm)	15型(38cm)
	表示フォーマット		QXGA (XCA)
	表示マトリクス	pixel	(2048×3)×1536
表示仕様 寸法	画素 数	pixel	9437. 184 (~944万)
	画楽寸法	111	(0 · 0 4 9 5 × 3) × 0 · 1 4 8 5
	ユニット外形寸法	m	374·3×264·3×21·0
	パネル (TFT) 寸法	gra	315·55×239·30±·30
	CF基板寸法	ומופון	312·55×236·30±·30
	個光板寸法 (TFT)	ma	308 · 00 × 232 · 00 ± · 30
	傷光板寸法 (CF)	ICIDI	311·35×235·10±·30
	有効表示面積	מוווין	311·35×235·10±·30
.,	表示形式		TFT駆動ノーマリブラック
	広視野角方式		MVA (マルチドメインVA)
光学/入力 仕様等	ドメイン分割数		4 ドメイン/面楽
江州子	表示色		1670万色 (8ビット) / 26万 (6ビット)
	表示谐調数		256階額/64階額
	バックライト		冷陰極管 4本 (上下各 2本)
	入力データ		8ビット/8ビット (デジタル)

(18)

【0144】表9は、液晶表示装置910の1水平走査期間Thにおけるスイッチブロックの制御タイミングを示す。

【0145】 【表9】

物理力力	A	,	E	3	- (;	D		
\\"	(DB1	ノイヤ)	(DB)	/ 1 †)	(DB1	ノイヤ)	(DBレイヤ)		合計
91279 7019	(CB)	A2 (CB)	B1 (CB)	B2 (CB)	C1 (CB)	(B)	D1 (CB)	D2 (CB)	TET PI
BL1	A11 (SB)	A21 (SB)	B1 1 (SB)	B21 (SB)	C11 (S8)	(21 (38)	DII (SB)	021 (SB)	1536671
BL2	A12 (S8)	A22 (SB)	B12 (SB)	822 (SB)	C12 (SB)	C22 (SB)	D12 (SB)	D22 (SB)	1586E+1
BL3	Å13 (\$8)	A23 (SB)	B13 (SB)	B23 (SB)	C13 (SB)	28	D18 (SB)	D23 (SB)	1536671
BL4	A14 (SB)	A24 (S8)	B14 (SB)	B24 (SB)	C14 (SB)	C24 (SB)	814 (SB)	D24 (SB)	1536E7F
合計	788 Eyl 192×4	768 E11 192×4	788 ビット 192×4	768 E71 192×4	768 E ₇ } 192×4	768 Erl 192×4	768 E11 192×4	788 E71 192×4	6144E7 1536× 4

【0146】液晶表示装置910では、1水平走査期間 Thが4つのタイミングプロックBL1~BL4で構成され、制御信号BL1~BL4が順次供給されることによって、対応するスイッチブロックA11~D24内のアナログスイッチ928がオン状態とされる。次に、図25~図29及び表9を用いて、液晶表示装置910の動作を説明する。

【0147】図29は、液晶表示装置910の動作タイ 1、D21内の合計1536個のアナログスイッチ92 ミング図である。図29に示すように、1水平走査期間 8はオン状態となる。この時、オン状態となったアナロ Thは、4つのタイミングプロックBL1~BL4を含 50 グスイッチ928を介して対応する画素セル926にド

んでいる。例えば、1 水平走査期間T h は約1 0. 8 μ s であり、各タイミングブロックBL 1 \sim BL 4 の時間 長T b は約1 . 8 μ s であり、1 ブランキング期間T b k は約3 . 6 μ s である。

【0148】先ず、第1のタイミングプロックBL1において、制御信号BL1により、スイッチプロックA11、A21、B11、B21、C11、C21、D11、D21内の合計1536個のアナログスイッチ928はオン状態となる。この時、オン状態となったアナログスイッチ928を介して対応する画素セル926にド

ライバA、B、C、Dから表示信号Vsが供給され、液晶表示が行われる。

【0149】次に、第2のタイミングプロックBL2において、制御信号BL2により、スイッチプロックA12、A22、B12、B22、C12、C22、D12、D22内の合計1536個のアナログスイッチ928は、オン状態となる。この時、オン状態となったアナログスイッチ928を介して対応する画素セル926にドライバA、B、C、Dから表示信号Vsが与えられ、液晶表示が行われる。

【0150】上記のような動作が繰り返され、スイッチプロックA14、A24、B14、B24、A14、A24、B14、B24、A14、A24、B14、B24、A1536個のして制御信号BL4が供給され、対応する1536個の画素セル926内に表示信号Vsが書き込まれると、1水平走査期間Thが終了となる。ドライバA、B、C、Dの配置場所は、図25及び図27に示す位置に限らず、例えば、以下の液晶表示装置911のように配置してもよい。

【0151】図30は、本発明の第11実施例であるQXGA型の液晶表示装置911の全体構成図である。図30に示すように、液晶表示装置911は、データドライバ950、951、ゲートドライバ952、表示マトリクス954等を備えている。液晶表示装置911は、図25に示す液晶表示装置910と同様に、図3の液晶表示装置50において、N=4、k=2、n=4、m=192とした場合の実施例である。

【0152】液晶表示装置911は、マルチドライバ型であり、かつ、表示マトリクス954を間に対向する2つのデータドライバ950、951を備えている点に特 30徴を有する。液晶表示装置911において、スイッチブロックA11~A14、A21~A24、B11~B14、B21~B24内の合計3072個のアナログスイッチ958は、表示マトリクス954内の奇数列に配列された信号線959に接続されている。また、スイッチブロックC11~C14、C21~C24、D11~D14、D21~D24内の合計3072個のアナログスイッチ958は、表示マトリクス954内の偶数列に配列された信号線959に接続されている。

【0153】なお、液晶表示装置911の他の構成及び 40動作は、図25に示す液晶表示装置910と同様であり、その説明を省略する。図31は、本発明の第12実施例であるQXGA型の液晶表示装置912の全体構成図である。図31に示すように、液晶表示装置912は、データドライバ960、961、ゲートドライバA1、B1、C1、D1、表示マトリクス964等を備えている。液晶表示装置912は、図3の液晶表示装置50において、N=4、k=2、n=8、m=192とした場合の実施例である。

【0154】液晶表示装置912は、マルチドライバ型 50

であり、表示マトリクス964を間に対向する2つのデータドライバ960、961と、4つのゲートドライバA1、B1、C1、D1を備えている点に特徴を有する。表示マトリクス964は、4つの表示マトリクスa1、b1、c1、d1からなる。そして、例えば、表示マトリクスa1では、ドライバAとゲートドライバA1により液晶表示が行われる。同様に、表示マトリクスb1では、ドライバBとゲートドライバB1により液晶表示が行われ、表示マトリクスc1では、ドライバCとゲートドライバC1により液晶表示が行われ、表示マトリクスd1では、ドライバDとゲートドライバD1により液晶表示が行われる。

【0155】液晶表示装置912は、表9及び図29に示す動作タイミングと同様の動作タイミングで液晶表示を行う。液晶表示装置912では、上側の表示マトリクスa1、b1と下側の表示マトリクスc1、d1を同時にスキャンできる。このため、図25に示す、表示マトリクス924の片側のみにデータドライバ920が配設された液晶表示装置910に比して、1水平走査期間Thを2倍に延ばすことができる。例えば、液晶表示装置912によれば、1水平走査期間Thを10.8 μ s×2=21.6 μ s、1 μ s、1 μ s、1 μ s、1 μ s、1 μ s、1 μ s とすることができる。

【0156】次に、図32及び表10を用いて、本発明の第13実施例であるQSXGA型の液晶表示装置913が備えるデータドライバ970の構成図である。図32に示すように、データドライバ970は、第1階層DBにおいて、TAB実装の4つのドライバA、B、C、Dを有し、第2階層CBにおいて、それぞれ192ビットの8組の共通信号線A1~D2を有し、第3階層SBにおいて40組のスイッチプロックA11~D25は、それぞれ例えば、CMOS型のアナログスイッチ972を192個ずつ含む。

【0157】すなわち、液晶表示装置913は、図3に示した液晶表示装置50において、N=4、k=2、n=5、m=192とした場合の実施例であり、データドライバ970内に $40\times192=7680$ 個のアナログスイッチ972は、CMOS型に限らずNMOS型又はPMOS型のものでもよい。

【0158】なお、液晶表示装置913における他の構成は、図20に示す液晶表示装置700と同様であり、その説明を省略する。表10は、液晶表示装置913の1水平走査期間Thにおけるスイッチプロックの制御タイミングを示す。

[0159]

【表10】

物理がカナ	1	A		В		c	1	D	
\\"	(DB)	レイヤ)	(DB	レイヤ)	(DB	レイヤ)	(DB	レイヤ)	
タイミング プロック	Al (CB)	A2 (CB)	B1 (CB)	B2 (CB)	C1 (CB)	(CB)	Di (CB)	D2 (C8)	合計
BL1	A11 (S8)	A21 (SB)	B11 (\$B)	B21 (SB)	C11 (SB)	(SB)	D11 (SB)	021 (SB)	1536E+}
BL2	A12 (\$B)	A22 (SB)	B12 (SB)	B22 (SB)	C12 (SB)	C22 (SB)	D12 (SB)	D22 (SB)	153867}
BL3	A13 (\$B)	A23 (SB)	B13 (SB)	B23 (SB)	(SB)	C23 (SB)	D13 (SB)	D28 (SB)	1586671
BL4	A14 (SB)	A24 (SB)	B14 (SB)	B24 (SB)	C14 (\$B)	C24 (SB)	D14 (\$8)	D24 (SB)	15386+1
8L5	A15 (SB)	A25 (S8)	B15 (SB)	825 (SB)	C15 (\$8)	C25 (SB)	D15 (SB)	D25 (SB)	1536871
合計	960 E71 192×5	980 E ₇ 1 192×5	960 E1 192×5	960 Eyl 192×5	960 E11 192×5	980 Erl 192×5	860 E ₇ 192×5	960 ビット 192×5	7686E7F 1536×5

【0160】液晶表示装置913では、1水平走査期間 Thが5回のタイミングプロックBL1~BL5で構成され、制御信号BL1~BL5が順次供給されることによって、対応するスイッチプロックA11~D25内のアナログスイッチ972がオン状態とされる。具体的には、例えば、1水平走査期間Th内の最初のタイミングプロックBL1では、スイッチプロックA11、A21、B11、B21、C11、C21、D11、D21内の合計1536個のアナログスイッチ972が制御信号BL1によりオンとされる。

【0161】また、タイミングプロックBL1に続くタイミングプロックBL2では、スイッチプロックA12~D22内の合計1536個のアナログスイッチ972が制御信号BL2によりオンとされる。このような制御が繰り返されて、最後のタイミングプロックBL5において、スイッチプロックA15~D25内の合計1536個のアナログスイッチ972が制御信号BL5によりオンとされると1水平走査期間Thが終了となる。表示信号Vsは、各タイミングプロックBL1~BL5において、オン状態とされたアナログスイッチ972を介して、活性化された画素セル内に順次書き込まれる。

【0162】上述の如く、第 $10\sim13$ 実施例の液晶表示装置 $910\sim913$ では、4個のドライバA、B、C、Dに、それぞれ192ビットの2組の共通信号線A $1\sim$ D2が接続されている。この結果、共通信号線A $1\sim$ D2の配線幅も大幅に減少する。例えば、共通信号線の配線ピッチを 16μ mとした場合、QXGAパネルに適用された従来例の共通信号線D $1\sim$ D1536の配線幅は、約 $24.6(16\mu$ m×1536)mmとなるのに対し、第10実施例の液晶表示装置 910の共通信号線A $1\sim$ D2の配線幅は、それぞれ約 $3.07(16\mu$ m×192)mmとなる。これは、配線幅が6.1mmとなる第5実施例と比べても非常に小さい。このように、本実施例によれば、共通信号線A $1\sim$ D2の配線幅の縮小によるパネル額縁の縮小化と液晶表示装置 $910\sim913$ の軽量化が実現される。

【0163】図1に示す従来例の液晶表示装置10をQ XGA型として、1.8 μ s/ブロックの信号書き込み 時間を確保するには、表示マトリクス18を4ブロック で構成し、各ブロックB1~B4のデータ幅を1536 ビットにする必要がある。この場合、共通信号線D1~ 20 D1536と図1に示す引き出し線31とは、最大(1 536-1)×4=6140箇所で交差する。

【0164】一方、例えば、第10実施例の液晶表示装置910が備える共通信号線D1~D192は、共通信号線D1~D192は、共通信号線D1~D192は、共通信号線D1~D192とアナログスイッチ928を接続する引き出し線と最大(192-1)×4=764箇所で交差する。ここで、1交差点当たりの交差容量を5fFとすると、従来例における共通信号線D1~D1536の容量は約30.7pFであるのに対し、第10実施例における共通信号線D1~D192の容量は約3.8p

30 Fとなる。これは、共通信号線D1~D384の容量が(384-1)×4×5=7.7pFとなる第5実施例と比べても約半分である。このように、本第10~13実施例によれば、各共通信号線A1~D2の交差点容量が大幅に減少する。

【0165】また、第 $10\sim13$ 実施例の液晶表示装置 $910\sim913$ は、4つのドライバA、B、C、Dがそれぞれ2組の共通信号線A $1\sim$ D2を有するため、各共通信号線A $1\sim$ D2の(例えば、図25における)水平方向の長さが従来例に比して1/8になる。このため、第 $10\sim13$ 実施例によれば、各共通信号線A $1\sim$ D2の配線抵抗も減少する。例えば、画素ピッチが 0.1485μ m、表示マトリクスの横方向の長さが(0.1485μ m×2048)=304mm、共通信号線の配線ピッチが 16μ m、単位配線シート抵抗が 0.2Ω である15.0型QXGAパネルの場合、上記従来例では総抵抗値が1.9k Ω となるのに対し、第10実施例では総抵抗値が1.9k Ω となる。

【0166】このように第10~13実施例の液晶表示 50 装置910~913では、従来例に比して、共通信号線 (21)

39

 $A1 \sim D2$ の交差点容量と配線抵抗値とが減少するので、そのRC時定数も大幅に減少する。例えば、第10 実施例の時定数RCは、0.95 k $\Omega \times 3.8$ pF= 3.6 n s である。これは、時定数が7.6 k $\Omega \times 3$ 0.7 pF=233 n s であるQXGA型の従来例の1/64であり、時定数が1.9 k $\Omega \times 7.7$ pF=14.6 n s である第5 実施例の1/4 である。

【0167】以上のように、第10~13実施例では、時定数が改善されることにより、液晶表示の画質の更なる向上が実現される。なお、上記第1及び第2実施例の 10 液晶表示装置100、200と、第5~第13実施例の液晶表示装置500~913が備えるドライバA、B、C、Dは、TAB実装としたが、COG実装やCOF実装のICチップとしてもよい。また、第3及び第4実施例の液晶表示装置300、400のようにp-SiTFTによる内蔵型ドライバとしてもよい。更に、液晶表示装置100~913にマルチドメイン垂直配向(MVA)方式や、IPS(In Plane Switching Mode)方式を採用して、液晶表示の視野角を向上させてもよい。

【0168】以上、本発明を実施例により説明したが、本発明は上記実施例に限定されるものではなく、本発明の原理を満たす範囲で種々の変形及び改良が可能であることは言うまでもない。

(付記)以上、本発明をまとめると以下の通りである。

- (1)表示マトリクス内において、ゲートドライバから 供給された走査信号により活性化された画素セルにデー タドライバから表示信号を与えて液晶表示を行う液晶表 示装置であって、前記データドライバは、N個のデジタ ルドライバと、前記デジタルドライバ毎にk組ずつ接続 された共通信号線と、前記共通信号線毎にn組ずつ設け 30 られ、各組内に前記共通信号線の本数mと等しい数の選 択スイッチを含むスイッチブロックとを有することを特 徴とする液晶表示装置。
- (2) (1) 記載の液晶表示装置であって、1水平走査期間はn回のタイミング期間からなり、各タイミング期間において、各共通信号線に設けられたn組のスイッチプロックのうちの何れか1組のスイッチプロックが制御信号によって順次選択され、前記デジタルドライバは、選択されたスイッチプロック内の選択スイッチに接続された前記画素セルに表示信号を供給することを特徴とす 40る液晶表示装置。
- (3) (1) 又は(2) の液晶表示装置であって、前記データドライバは、第1~第3階層を有し、前記デジタルドライバは、前記第1階層内において一列に配列されており、前記共通信号線は、前記第2階層内において一列に配列されており、前記スイッチプロックは、前記第3階層内において一列に配列されていることを特徴とする液晶表示装置。
- (4) (1) ~ (3) の何れか1項記載の液晶表示装置 であって、前記デジタルドライバは、TAB実装された 50

40

LSIチップであり、前記スイッチプロックに前記制御信号を供給するためのn本のスイッチプロック制御線を備えていることを特徴とする液晶表示装置。

- (5) (4) 記載の液晶表示装置であって、更に、前記 ゲートドライバに対して最も近くに設けられたデジタル ドライバは、該ゲートドライバに制御信号を供給するた めのゲートドライバ制御線を備えていることを特徴とす る液晶表示装置。
- (6) (1) ~ (3) の何れか1項記載の液晶表示装置であって、前記デジタルドライバは、COG又はCOF実装されたLSIチップであることを特徴とする液晶表示装置。
- (7) (1) ~ (3) の何れか1項記載の液晶表示装置であって、前記デジタルドライバは、p-SiTFTにより前記表示マトリクスと一体形成されたパネル内蔵型回路であることを特徴とする液晶表示装置。
- (8) (7) 記載の液晶表示装置であって、前記データドライバは、更に、p-SiTFTにより前記表示マトリクスと一体形成され、前記スイッチブロックに所定のタイミングで制御信号を与えるプロック選択回路を有することを特徴とする液晶表示装置。
 - (9) (1) ~ (8) の何れか1項記載の液晶表示装置であって、前記選択スイッチは、Nチャネルトランジスタを用いたNMOS型と、Pチャネルトランジスタを用いたPMOS型と、N及びPチャネルトランジスタを用いたCMOS型のうちの何れかの型のアナログスイッチであることを特徴とする液晶表示装置。
 - (10) (1) \sim (9) の何れか1項記載の液晶表示装置であって、前記表示マトリクスにおける水平画素セル数は、整数200、240、256、300、384のうちの何れかの整数倍であることを特徴とする液晶表示装置。
 - (11) (1) ~ (10) の何れか 1 項記載の液晶表示 装置であって、前記データドライバは、前記表示マトリクスを間に対向して 2つ設けられており、該 2つのデータドライバは、前記表示マトリクス内において互いに異なる領域の画素セルに表示信号を供給することを特徴とする液晶表示装置。
 - (12) (1) ~ (10) の何れか1項記載の液晶表示 装置であって、前記データドライバは、前記表示マトリ クスを間に対向して2つ設けられており、一方のデータ ドライバは、前記表示マトリクス内において奇数列に配 列された信号線に接続された画素セルに表示信号を供給 し、他方のデータドライバは、前記表示マトリクス内に おいて偶数列に配設された信号線に接続された画素セル に表示信号を供給することを特徴とする液晶表示装置。
 - (13) (1) ~ (12) の何れか1項記載の液晶表示 装置であって、前記ゲートドライバは、前記表示マトリ クスを間に対向して2つ設けられており、該2つのゲー トドライバは、前記表示マトリクス内において互いに異

なる画素セルに走査信号を供給することを特徴とする液 晶表示装置。

(14) (1) ~ (13) の何れか1項記載の液晶表示 装置であって、前記表示マトリクス内に配列された信号 線の欠陥を修復するリペア回路を備えていることを特徴 とする液晶表示装置。

(15) (1)~(14)の何れか1項記載の液晶表示 装置であって、マルチドメイン垂直配向方式の液晶表示 を行うこと特徴とする液晶表示装置。

(16) (1) ~ (14) の何れか1項記載の液晶表示 10 えるデータドライバの構成図である。 装置であって、IPS方式の液晶表示を行うことを特徴 とする液晶表示装置。

[0169]

【発明の効果】上述の如く、請求項1~16記載の発明 によれば、小型化、低コスト化及び高品質な液晶表示等 が可能な液晶表示装置を提供することができる。

【図面の簡単な説明】

【図1】単純プロック順次方式で駆動される従来例の液 晶表示装置の構成図である。

【図2】従来例の液晶表示装置が備えるデータドライバ 20 全体構成図である。 及び表示マトリクスの構成を説明するためのプロック図 である。

【図3】本発明の基本構成を説明するための図である。

【図4】本発明の液晶表示装置が備えるドライバBに係 る構成を示す図である。

【図5】本発明の第1実施例である液晶表示装置の全体 構成図である。

【図6】第1実施例の液晶表示装置が備えるデータドラ イバの構成図である。

【図7】第1実施例の液晶表示装置の回路構成図であ

【図8】第1実施例の液晶表示装置が備える外付けタイ プのドライバAの内部構成例を示すプロック図である。

【図9】第1実施例の液晶表示装置が備えるゲートドラ イバの構成例を示す図である。

【図10】第1実施例の液晶表示装置の動作タイミング 図である。

【図11】本発明の第2実施例である液晶表示装置が備 えるデータドライバの構成図である。

【図12】本発明の第3実施例である液晶表示装置の回 40 路構成図である。

【図13】第3実施例の液晶表示装置が備える内蔵型の ドライバAの内部構成例を示すプロック図である。

【図14】本発明の第4実施例である液晶表示装置の回 路構成図である。

【図15】第4実施例の液晶表示装置の動作タイミング 図である。

【図16】本発明の第5実施例である液晶表示装置の全 体構成図である。

【図17】第5実施例の液晶表示装置が備えるデータド ライバの構成図である。

【図18】第5実施例の液晶表示装置の動作タイミング 図である。

【図19】本発明の第6実施例である液晶表示装置の全 体構成図である。

【図20】本発明の第7実施例である液晶表示装置が備

【図21】本発明の第8実施例である液晶表示装置の全 体構成図である。

【図22】第8実施例の液晶表示装置が備えるデータド ライバの構成図である。

【図23】第8実施例の液晶表示装置の動作タイミング 図である。

【図24】本発明の第9実施例である液晶表示装置が備 えるデータドライバの構成図である。

【図25】本発明の第10実施例である液晶表示装置の

【図26】第10実施例の液晶表示装置が備えるデータ ドライバの構成図である。

【図27】第10実施例の液晶表示装置の実装例を示す 図である。

【図28】第10実施例の液晶表示装置が備えるドライ バA周辺の回路構成図である。

【図29】第10実施例の液晶表示装置の動作タイミン グ図である。

【図30】本発明の第11実施例である液晶表示装置の 30 全体構成図である。

【図31】本発明の第12実施例である液晶表示装置の 全体構成図である。

【図32】本発明の第13実施例である液晶表示装置が 備えるデータドライバの構成図である。

【符号の説明】

50、100 液晶表示装置

52、102 データドライバ

54、106 表示マトリクス

56、110 信号線

60、108 アナログスイッチ

61 引き出し線

62、112 走査線

64、114 画素セル

104 ゲートドライバ


116 画素TFT

118 液晶セル


120 蓄積容量

【図1】 【図2】

単純ブロック順次方式で駆動される従来例の液晶表示装置の構成図




従来例の液晶表示装置が備えるデータドライバ及び 表示マトリクスの構成を説明するためのブロック図




【図3】

本発明の基本構成を説明するための図



【図4】

本発明の液晶表示装置が備えるドライバBに係る機成を示す図




【図5】

本発明の第1実施例である液晶表示装置の全体構成図

A28 A27 A26 A25 100 液晶表示裝置 A24 ドライバへ(384ピット) A23 A22 A21 A18 A17 102 データドライバ A16 A15 A14 A13 A12 A11 ートドライバ \$

【図6】

第1実施例の液晶表示装置が備えるデータドライバの構成図





【図8】

第1実施例の液晶表示装置が備える外付けタイプ のドライバAの内部構成例を示すブロック図

第1実施例の液晶表示装置の回路構成図

【図7】






【図9】

第1実施例の液晶表示装置が備えるゲートドライバの構成例を示す図


【図10】


第1実施例の液晶表示装置の動作タイミング図



【図11】

本発明の第2実施例である液晶表示装置が備えるデータドライパの構成図






【図17】

第5実施例の液晶表示装置が備えるデータドライバの構成図

500 油品表示基础




【図12】

本発明の第3実施例である液晶表示装置の回路構成圏

第3実施例の液晶表示装置が備える内蔵型のドライバAの内部構成例を示すプロック図

【図13】





[図20]

[図22]

本発明の第7実施例である波晶表示装置が備えるデータドライバの構成図

第8実施例の液晶表示装置が備えるデータドライパの構成図







【図14】

本発明の第4実施例である液晶表示装置の回路構成図

第4実施例の液晶表示装置の動作タイミング図

【図15】







【図16】

本発明の第5実施例である液晶表示装置の全体構成図

【図18】


第5実施例の液晶表示装置の動作タイミング図






【図24】

本発明の第9実施例である液晶表示装置が増えるデータドライバの構成図




【図19】 【図21】

本発明の第8実施例である液晶表示装置の全体構成図




本発明の第8実施例である液晶表示装置の全体構成図



【図26】

第10実施例の波晶表示装置が備えるデータドライバの構成図

114 **252**222





【図23】

【図25】

第8実施例の液晶表示装置の動作タイミング図

本発明の第10実施例である液晶表示装置の全体構成図






【図27】

第10実施例の液晶表示装置の実施例を示す図

| Pack | Pack


【図28】

第10実施例の液晶表示装置が備えるドライバA周辺の回路構成図




【図30】

本発明の第11実施例である液晶表示装置の全体構成図




【図29】

第10実施例の液晶表示装置の動作タイミング図




【図31】

本発明の第12実施例である液晶表示装置の全体構成図



本発明の第13実施例である液晶表示装置が備えるデータドライバの構成図



フロントページの続き

Fターム(参考) 2H093 NA16 NA53 NC12 NC21 NC34

ND05 ND42 ND49 ND54

5C006 AA16 AC02 AF25 AF83 BB14

BB16 BC03 BC12 BC23 BF03

BF04 BF11 BF24 BF25 BF26

BF27 BF46 FA37 FA41 FA51

5C080 AA10 BB06 CC06 DD07 DD22

DD27 FF11 JJ02 JJ04